三星HBM4將采用Logic Base Die和3D封裝

9月4日，在臺北舉行的“Semicon Taiwan 2024”展會(huì )上，三星電子存儲器事業(yè)本部部長(cháng)(社長(cháng))李正培作為主題演講嘉賓，介紹了三星的HBM優(yōu)勢。

李正培表示，目前AI時(shí)代遇三大挑戰，即能耗、因內存帶寬限制帶來(lái)的AI性能限制，以及儲存容量限制。由于帶寬和內存容量需求增加，目前的HBM構架已經(jīng)無(wú)法滿(mǎn)足需求，加上HBM能耗較高，即數據傳輸與GPU間的能耗較高，因此三星將推出新的HBM構架，以減少當中傳輸。

三星提出的新的解決方案與SK海力士一樣，雖然HBM3E及之前的HBM都是采用DRAM制程的基礎裸片（Base Die），采用2.5D 系統級封裝，但是到HBM4都計劃將DRAM Base Die 改成Logic Base Die，以及3D封裝，以推動(dòng)性能和能效進(jìn)一步提升。

具體來(lái)說(shuō)，這個(gè)Logic Base die是連接AI加速器內部圖形處理單元（GPU）和DRAM的必備組件，位于DRAM的底部，主要充當GPU和內存之間的一種控制器，并且這個(gè)Logic Base Die與之前的Base Die不同，它可以讓客戶(hù)自行設計，可以加入客戶(hù)自己的IP，有利于HBM實(shí)現定制化，從而讓數據處理更為高效。預計可以將功耗大幅降低至之前的30%。

三星在HBM4以前的DRAM制程Base Die，都是由自家內存部門(mén)負責制造，但隨著(zhù)下一代的HBM4的Base Die轉向 Logic Base Die，這部分則將交由邏輯制程晶圓代工廠(chǎng)制造，三星存儲部門(mén)則負責制造核心的DRAM Die，因此未來(lái)內存制造商和晶圓代工業(yè)者與客戶(hù)的合作關(guān)系越來(lái)越緊密。

李正培表示，“僅靠現有的存儲器工藝來(lái)提高HBM的性能是有限的，必須結合邏輯制程才能最大限度地提高 HBM 性能?！辈贿^(guò)，這個(gè)Logic Base Die的制造并不會(huì )限制客戶(hù)交由三星設計（幫助客戶(hù)加入客戶(hù)自己的IP或者選擇三星提供的IP）或一定要使用三星晶圓代工廠(chǎng)來(lái)代工，客戶(hù)可以自由選擇。

但是，李正培也指出，三星在生產(chǎn)定制 HBM 方面具有優(yōu)勢，因為三星同時(shí)擁有半導體設計和晶圓代工能力，并且在市場(chǎng)上擁有強大的地位。

另外，三星也將推進(jìn)新的HBM封裝技術(shù)，將通過(guò)HCB連接技術(shù)，使堆疊增加30%、熱阻（thermal resistance）減少20%，再通過(guò)3D封裝實(shí)現更大帶寬、更大容量、能耗更少。比如Logic Base Die和內存之間的帶寬可以達到70.5TB/s。

最后，李正培強調，三星可以一次性完成從Logic Base Die設計、代工制造、封裝的所有工作，可以提供一站式的服務(wù)。也可以與很多生態(tài)系伙伴共同合作，滿(mǎn)足客戶(hù)不同需求，可使用不同伙伴的設計和服務(wù)。

相比之下，SK海力士在邏輯制程的能力上存在一定的欠缺，為了解決這一問(wèn)題，SK海力士也計劃和臺積電進(jìn)行合作。雖然此前SK海力士自己制造Base Die，但從第6代的HBM4開(kāi)始，將會(huì )委托臺積電生產(chǎn)Logic Base Die，以進(jìn)一步提升效率。

編輯：芯智訊-浪客劍