EEPW首頁(yè) >>
主題列表 >>
dds+pll
dds+pll 文章 進(jìn)入dds+pll技術(shù)社區
一種基于DDS的幅值可調信號發(fā)生器的設計
- 提出了一種基于DDS(Direct Digital Synthesize)AD9850的頻率、相位、幅值均可調節的正弦信號發(fā)生器。該正弦信號發(fā)生器采用AT89S52單片機為控制器，D／A轉換器TLC5615與乘法器AD534相結合。實(shí)現輸出正弦信號幅值可控，采用AD8ll控制輸出正弦信號電壓幅值，產(chǎn)生50 H2~3 kHz頻段的正弦波，步進(jìn)頻率為50 Hz。該信號發(fā)生器可應用在交變磁場(chǎng)測量?jì)x和試驗儀器、工程設計的函數發(fā)生器中。
- 關(guān)鍵字： DDS 可調 信號發(fā)生器 設計 基于 模擬 AD9850 TLC5615
基于DDS的數字PLL
- 多年以來(lái)，作為業(yè)界主流產(chǎn)品的模擬PLL已被熟知，模擬PLL性能穩定，可為頻率合成和抖動(dòng)消除提供低成本的解決方案，工作頻率高達8GHz及以上。然而新興的基于直接數字頻率合成（DDS）的數字PLL在某些應用中極具競爭力。本文比較了模擬PLL和基于DDS的數字PLL之間的差異，以及如何利用這些差異來(lái)指導設計人員選擇最佳的解決方案。 數字PLL利用數字邏輯實(shí)現傳統的PLL模塊。雖然實(shí)現數字PLL的方法有很多，但本文只介紹基于DDS的數字PLL架構。 圖1 典型的模擬PLL結構框圖
- 關(guān)鍵字： PLL DDS 分頻器 鑒相器 DAC VCO
基于FPGA的直接數字頻率合成器的設計實(shí)現
- 直接數字頻率合成技術(shù)(DirectDigitalFrequencySynthesis,即DDFS,一般簡(jiǎn)稱(chēng)DDS)，是從相位概念出發(fā)直接合成...
- 關(guān)鍵字： FPGA器件 累加器 DDS 低通濾波器 集成工藝 乘法器 反饋電路 查找表 線(xiàn)性相位 PCI局部總線(xiàn)
基于DDS的數字PLL
- 多年以來(lái)，作為業(yè)界主流產(chǎn)品的模擬PLL已被熟知，模擬PLL性能穩定，可為頻率合成和抖動(dòng)消除提供低成本的解決方案，工作頻率高達8GHz及以上。然而新興的基于直接數字頻率合成（DDS）的數字PLL在某些應用中極具競爭力。 數字PLL利用數字邏輯實(shí)現傳統的PLL模塊。雖然實(shí)現數字PLL的方法有很多，但本文只介紹基于DDS的數字PLL架構。 圖1 典型的模擬PLL結構框圖 圖1所示的是典型的模擬PLL。輸入信號首先進(jìn)入參考分頻器，參考分頻器可降低輸入鑒相器的信號頻率。在PLL中，參考分頻器的
- 關(guān)鍵字： DDS 數字PLL
基于DDS技術(shù)的任意波形發(fā)生器研究與設計
- 關(guān)鍵字： DDS 任意波形發(fā)生器
ADI公司的可編程時(shí)鐘發(fā)生器簡(jiǎn)化系統設計并減少時(shí)鐘器件數量
- 中國 北京——Analog Devices, Inc.（紐約證券交易所代碼：ADI），全球領(lǐng)先的高性能信號處理解決方案供應商，最新推出一對時(shí)鐘發(fā)生與分配IC——AD9520與AD9522，實(shí)現了業(yè)界最佳的器件集成度、低噪聲、低抖動(dòng)性能與信號輸出靈活性的完美組合。 AD9520與AD9522多輸出時(shí)鐘發(fā)生器內置一個(gè)512 Byte的嵌入式EEPROM存儲器模塊，為系統工程師提供了可用作時(shí)鐘源和系統時(shí)鐘的雙重可編程時(shí)鐘解決方案。通過(guò)利用片上存儲器對具體的輸出
- 關(guān)鍵字： EEPROM 冗余基準 PLL Analog Devices
基于C8051F060單片機控制AD9833實(shí)現FSK調制
- 引言 在數字信息傳輸中，基帶數字信號通常要經(jīng)過(guò)調制器調制，將頻率搬移到適合信息傳輸的頻段上。2FSK就是用數字信號去調制載波的頻率（移頻鍵控），由于它具有方法簡(jiǎn)單、易于實(shí)現、抗噪聲和抗衰落性能較強等優(yōu)點(diǎn)，因此在現代數字通信系統的低、中速數據傳輸中得到了廣泛應用。 直接數字頻率合成技術(shù)(DDS)將先進(jìn)的數字處理技術(shù)與方法引入信號合成領(lǐng)域。DDS器件采用高速數字電路和高速D/A轉換技術(shù)，具備頻率轉換時(shí)間短、頻率分辨率高、頻率穩定度高、輸出信號頻率和相位可快速程控切換等優(yōu)點(diǎn)，可以
- 關(guān)鍵字： 數字信號 調制器 DDS 單片機控
基于FPGA的高階QAM調制器的分析與設計
- 多電平正交幅度調制MQAM(MultilevelQuadratureAmplitudeModulation)是一種振幅和相位相結合的高階調制方...
- 關(guān)鍵字： 累加器 FIR濾波器 查找表 調制器 線(xiàn)性相位 FPGA實(shí)現 DDS 碼間干擾 Matlab軟件 乘法器
DDS直接數字頻率合成技術(shù)在鐵路信號系統中的應用
- 摘要：基于對我國鐵路主要制式信號的典型參數特征的分析和研究，通過(guò)MATLAB仿真軟件建立我國主要制式信號的數學(xué)模型，在重點(diǎn)解決邊頻精度、相位連續、差分放大等關(guān)鍵問(wèn)題的前提下，提出采用DDS直接數字頻率合成技術(shù)生成我國鐵路專(zhuān)用2FSK(二進(jìn)制頻移鍵控)調制信號的新方法，并給出相關(guān)的硬件、軟件設計。 關(guān)鍵詞：鐵路信號；直接數字頻率合成；頻移鍵控 2008年5月12日收到本文。郜洪民：助理研究員，從事鐵路列車(chē)自動(dòng)控制研究。 引言 隨著(zhù)我國鐵路客運專(zhuān)線(xiàn)、高速鐵路建設步伐的加快，研究開(kāi)發(fā)以一體化、網(wǎng)
- 關(guān)鍵字： DDS 鐵路信號 直接數字頻率合成 頻移鍵控 200809
精確控制DDS輸出信號幅度的一種新方法
- DDS技術(shù)作為一種先進(jìn)的直接數字頻率合成技術(shù)，用數字控制的方法從一個(gè)頻率基準源產(chǎn)生多種頻率，具有高可靠性、高集成度、高頻率分辨率及頻率變化快、控制靈活等特點(diǎn)，在通信與儀表領(lǐng)域得到了廣泛的應用。采用DDS芯片制作的信號源，輸出信號的頻率和幅度都可由微機來(lái)精確控制，調節非常方便，常用的幅度調節方法是在DDS輸出端加數字增益控制電路，或者通過(guò)改變DAC的參考電壓或編程電阻來(lái)實(shí)現。本文介紹一種新的幅度控制方法，通過(guò)控制DDS的DAC滿(mǎn)刻度電流的大小來(lái)實(shí)現對輸出幅度的調節，能夠保證DDS的無(wú)雜散動(dòng)態(tài)輸出范圍（S
- 關(guān)鍵字： 單片機 DDS 數字頻率 SFDR D/A 轉換器
Maxim推出基于晶體的鎖相環(huán)300MHz至450MHz ASK/FSK發(fā)送器
- Maxim推出基于晶體的鎖相環(huán)（PLL） VHF/UHF發(fā)送器MAX7057，能夠在較寬的頻率范圍內發(fā)送OOK/ASK/FSK數據。器件配合適當的晶體頻率，可以發(fā)送300MHz至450MHz范圍內的任何信號，并能夠以高達100kbps的速率發(fā)送NRZ碼（50kbps曼徹斯特碼）。 MAX7057集成了可編程分數N PLL合成器和寬帶VCO，因而具有極大的靈活性。此外，還可以設置內部電容，實(shí)現功率放大器（PA）與天線(xiàn)之間的阻抗匹配。這種拓撲結構可確保多個(gè)工作頻率下的高效率傳輸，從而使MAX7057
- 關(guān)鍵字： Maxim PLL 鎖相環(huán) 發(fā)送器
TI推出1.8V 可編程 VCXO 3-PLL 時(shí)鐘合成器
- CDCE937 和 CDCEL937 均為基于 PLL 模塊的、低成本、高性能的可編程時(shí)鐘合成器，可以在單輸入頻率的不同頻率下生成多達七個(gè)輸出時(shí)鐘。每一個(gè)輸出均可以進(jìn)行系統內編程，從而使用三個(gè)獨立的可配置 PLL 就可用于任何高達 230MHz 的時(shí)鐘頻率。該器件具有簡(jiǎn)單的頻率同步，使零－PPM 時(shí)鐘生成成為可能。另外，這兩種合成器還具有擴頻時(shí)鐘及片上 EEPROM 和通過(guò) SDA/SCL 進(jìn)行系統內熱編程的特點(diǎn)。對于數字媒體系統、流媒體、GPS 接收機、便攜式媒體以及DSP/OMAP/DaVinci
- 關(guān)鍵字： TI 時(shí)鐘合成器 可編程 PLL
基于高性能DDS芯片AD9959的超寬帶步進(jìn)頻率探地雷達
- DDS是一種用來(lái)從固定頻率時(shí)鐘源產(chǎn)生模擬輸出波形或者時(shí)鐘信號的數字技術(shù)，AD9959適合要求高達200 MHz的復雜高速頻率合成的應用，包括超寬帶步進(jìn)頻率雷達、相位陣列雷達和光通信系統。AD9959集成了D／A轉換、SPI和CP，具有頻率轉換時(shí)問(wèn)短、輸出頻帶寬的優(yōu)點(diǎn)，能夠滿(mǎn)足對低相位噪聲、低雜散噪聲、快速頻率切換以及寬帶線(xiàn)性?huà)呙璧囊?，還可以應用到跳頻通信中。采用該芯片設計的信號源結構簡(jiǎn)單、功能強大、抗干擾性?xún)?yōu)越，具有良好的性?xún)r(jià)比。
- 關(guān)鍵字： 9959 DDS AD 性能
基于高性能DDS芯片AD9959的超寬帶步進(jìn)頻率探地雷達設計
- 0 引 言 探地雷達是近10年迅速發(fā)展起來(lái)的一種無(wú)損探測新技術(shù)，它具有探測速度快、高空間分辨率、對目標的三維電磁特征敏感、可實(shí)現連續透視掃描以及二維彩色圖像實(shí)時(shí)顯示等優(yōu)點(diǎn)，目前已在工程勘察、水利隱患探測、工程質(zhì)量檢測、地下管網(wǎng)探測以及考古等領(lǐng)域得到了廣泛應用。 隨著(zhù)雷達技術(shù)的迅速發(fā)展，人們對雷達信號的要求也越來(lái)越高。高精度、高掃描率、高抗干擾性、低截獲率成為人們追求的目標。滿(mǎn)足這種需求除了靠產(chǎn)生復雜的雷達波形外，還需要在雷達系統中應用高性能的器件。 直接數字頻率合成方法具有傳統方法所
- 關(guān)鍵字： 雷達 無(wú)損探測 DDS GPR
基于FPGA的QPSK信號源的設計與實(shí)現
- 前言 調相脈沖信號可以獲得較大的壓縮比，它作為一種常用的脈沖壓縮信號，在現代雷達及通信系統中獲得了廣泛應用。隨著(zhù)近年來(lái)軟件無(wú)線(xiàn)電技術(shù)和電子技術(shù)的發(fā)展，DDS（直接數字頻率合成）用于實(shí)現信號產(chǎn)生的應用越來(lái)越廣。DDS技術(shù)從相位的概念出發(fā)進(jìn)行頻率合成，它采用數字采樣存儲技術(shù)，可以產(chǎn)生點(diǎn)頻、線(xiàn)性調頻、ASK、PSK及FSK等各種形式的信號，其幅度和相位一致性好，具有電路控制簡(jiǎn)單、相位精確、頻率分辨率高、頻率切換速度快、輸出信號相位噪聲低、易于實(shí)現全數字化設計等突出優(yōu)點(diǎn)。 目前，DDS的ASIC芯片如
- 關(guān)鍵字： FPGA 信號源 ASIC QPSK DDS
dds+pll介紹
您好，目前還沒(méi)有人創(chuàng )建詞條dds+pll!
歡迎您創(chuàng )建該詞條，闡述對dds+pll的理解，并與今后在此搜索dds+pll的朋友們分享。 創(chuàng )建詞條
歡迎您創(chuàng )建該詞條，闡述對dds+pll的理解，并與今后在此搜索dds+pll的朋友們分享。 創(chuàng )建詞條
dds+pll電路
dds+pll相關(guān)帖子
dds+pll資料下載
dds+pll專(zhuān)欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì )員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473