EEPW首頁(yè) >>
主題列表 >>
dds+pll
dds+pll 文章 進(jìn)入dds+pll技術(shù)社區
基于內插和QLA技術(shù)的并行DDS的實(shí)現
- 1 引 言 直接數字頻率合成技術(shù)(Direel Digital FrequencySynthesis，DDS)稱(chēng)為第三代頻率合成技術(shù)，他利用正弦信號的相位與時(shí)間呈線(xiàn)性關(guān)系的特性，通過(guò)查表的方式得到信號的瞬時(shí)幅值，從而實(shí)現頻率合成。這種方法不僅可以產(chǎn)生不同頻率的正弦波，而且具有超寬的相對帶寬，超高的變頻速率，超細的分辨率以及相位的連續性和產(chǎn)生任意波形(AWG)的特點(diǎn)。 目前所使用的大部分DDS結構，在相位累加模塊和相位幅度轉換模塊均采用了流水線(xiàn)技術(shù)和某些壓縮算法等，但都不能從根本上解決DDS
- 關(guān)鍵字： 嵌入式系統 單片機 數字頻率合成 DDS MCU和嵌入式微處理器
ADI公司為無(wú)線(xiàn)應用推出高分辨率PLL
- Analog Devices發(fā)布了ADF4157——一款最新的高頻率、小數N分頻鎖相環(huán)(PLL)頻率合成器，適合用于需要低相位噪聲和超精細控制分辨率的應用，例如衛星通信、專(zhuān)用集群移動(dòng)通信網(wǎng)(PMR)、儀器和無(wú)線(xiàn)基站設備，其中包括那些支持GSM，PCS，DCS， WiMAX，CDMA 和W-CDMA網(wǎng)絡(luò )。這種25 bit固定系數分頻器提供超精細頻率分辨率。ADI公司的設計軟件和仿真軟件能夠大大簡(jiǎn)化和改善環(huán)路濾波器設計，該軟件可在A(yíng)DI公司的網(wǎng)站：http://www.analog.com/adisimp
- 關(guān)鍵字： 通訊 無(wú)線(xiàn) 網(wǎng)絡(luò ) ADF4157 ADI PLL 放大器
采用單芯片KH93L001UC實(shí)現USB Phone功能
- 摘要：KH93L001UC是旺宏微電子（蘇州）有限公司推出的單芯片USB Phone解決方案；本文介紹了這顆芯片的基本框架，并詳細介紹了如何采用這款芯片來(lái)實(shí)現VOIP功能。 關(guān)鍵詞：USB，HID，Codec，PLL，網(wǎng)絡(luò )電話(huà) 1．概述 KH93L001UC是旺宏微電子（蘇州）有限公司2006年推出的USB Phone單芯片解決方案，其內部高度集成了USB Transceiver，Voice Codec，PLL，Regulator，蜂鳴器接口，HID鍵盤(pán)接口及GP
- 關(guān)鍵字： USB HID Codec PLL 網(wǎng)絡(luò )電話(huà) MCU和嵌入式微處理器
混合仿真下DDS的改進(jìn)研究與實(shí)現
- 1 引 言 DDS(Direct Digital Frequency Synthesis，直接數字頻率合成器)是一種從相位概念出發(fā)直接合成所需波形的頻率合成技術(shù)。由于DDS具有相對頻帶寬、頻率分辨率高、頻率變化速度快與相位可連續線(xiàn)性變化等一系列特點(diǎn)，已被廣泛應用于數字通信系統中。目前，可供用戶(hù)選擇的高性能、多功能的專(zhuān)用DDS芯片比較多。然而在某些對控制方式、置頻速率等方面有特殊要求的場(chǎng)合，設計一個(gè)基于高性能FPGA(Field Programming Gate Array，現場(chǎng)可編程門(mén)陣列)的D
- 關(guān)鍵字： 嵌入式系統 單片機 DDS 混合仿真 MCU和嵌入式微處理器
基于單片機和AD9858的4頻點(diǎn)快速跳頻設計
- 摘要：在分析了DDS基本原理以及AD9858基本特點(diǎn)的基礎上，介紹了AD9858的送數方式及單片機接口程序。給出了利用AD9858內部寄存器來(lái)實(shí)現跳頻時(shí)間小于50ns的４頻點(diǎn)快速跳頻的具體方法。 關(guān)鍵詞：DDS；AD9858；快速跳頻 在電子系統中，常常需要應用頻率合成技術(shù)來(lái)實(shí)現跳頻源設計。頻率合成指對一個(gè)高穩定的參考頻率進(jìn)行各種技術(shù)處理，以生成一系列穩定的頻率輸出。目前應用最廣的是鎖相環(huán)（ＰＬＬ）頻率合成技術(shù)，它是通過(guò)改變ＰＬＬ中的分頻比Ｎ來(lái)實(shí)現跳頻的
- 關(guān)鍵字： DDS AD9858 快速跳頻 MCU和嵌入式微處理器
數字娛樂(lè )設備中采用多鎖相環(huán)和擴頻時(shí)鐘進(jìn)行設計的優(yōu)勢
- 數字電視行業(yè)正在以驚人的速度發(fā)展，LCD和PDP（平板顯示器）已約占總出貨量的50%。據估計，數字電視（DTV）市場(chǎng)在2006年至2010年之間的復合年增長(cháng)率（CAGR）將猛增到23%。成品數字電視產(chǎn)品價(jià)格的迅速下降將導致OEM、ODM和EMS廠(chǎng)商都更加注重減少元器件數量、降低材料成本和加強集成度。從這種意義上講，制造廠(chǎng)商有必要對每一個(gè)加入到系統中的元器件進(jìn)行充分考慮，也包括系統的核心——時(shí)鐘。 由于數字電視的產(chǎn)量巨大，制造廠(chǎng)商最關(guān)注的就是如何在供應高質(zhì)量的產(chǎn)品的同時(shí)，讓大眾的消費更加劃算。隨著(zhù)電
- 關(guān)鍵字： 消費電子 鎖相環(huán) PLL 擴頻時(shí)鐘 模擬IC
基于DSP Builder的DDS設計及其FPGA實(shí)現
- 直接數字合成器，是采用數字技術(shù)的一種新型頻率合成技術(shù)，他通過(guò)控制頻率、相位增量的步長(cháng)，產(chǎn)生各種不同頻率的信號。他具有一系列的優(yōu)點(diǎn)；較高的頻率分辨率；可以實(shí)現快速的頻率切換；在頻率改變時(shí)能夠保持相位的連續；很容易實(shí)現頻率、相位和幅度的數控調制等。目前可采用專(zhuān)用芯片或可編程邏輯芯片實(shí)現DDS[1]，專(zhuān)用的DDS芯片產(chǎn)生的信號波形、功能和控制方式固定，常不能滿(mǎn)足具體需要[2]?？删幊踢壿嬈骷哂衅骷幠４?、工作速度快及可編程的硬件特點(diǎn)，并且開(kāi)發(fā)周期短，易于升級，因為非常適合用于實(shí)現DDS。 1 DDS的
- 關(guān)鍵字： 嵌入式系統 單片機 DSP Builder DDS FPGA 嵌入式
卓聯(lián)推出集成模擬/數字PLL系列器件樣品
- 卓聯(lián)半導體公司（Zarlink Semiconductor Inc.）日前宣布推出集成模擬/數字PLL（鎖相環(huán)路）的系列器件樣品。新器件滿(mǎn)足所有同步以太網(wǎng)時(shí)鐘要求，包括ITU-T（國際電信聯(lián)盟）的最新建議標準。 2007年6月通過(guò)的ITU-T G.8262 標準 (原G.paclock)規定了同步以太網(wǎng)網(wǎng)絡(luò )設備中使用的時(shí)鐘器件的最低性能要求。該標準規定的PLL性能參數包括漂移、抖動(dòng)、瞬態(tài)相位、時(shí)鐘帶寬、頻率精度和保持等。 “卓聯(lián)半導體公司是提供滿(mǎn)足所有同步以太網(wǎng)時(shí)鐘要求的單片器件的第一家
- 關(guān)鍵字： 卓聯(lián) PLL
AD9959簡(jiǎn)化測控通信系統中多路DDS之間信號同步設計
- 摘要： 給出一種利用AD9959多通道DDS同步特性，簡(jiǎn)化測控通信系統中多路DDS同步設計的方案，與原有方案相比具有控制方式靈活、外圍元件少，性能優(yōu)良等優(yōu)點(diǎn)。關(guān)鍵詞： DDS；同步；AD9959；測控通信 引言近年來(lái)，為了提高信息傳輸速率，增強通信抗干擾能力，飛行器測控通信系統已從統一載波體制向擴頻統一測控通信體制發(fā)展。但是，這種寬帶擴頻測控技術(shù)的應用使得同步設計成為系統實(shí)現的難點(diǎn)，尤其對于多頻率源系統，信號之間的嚴格同步更為困難。一般情況下，為了獲得多路DDS的同步，設計者往往會(huì )使
- 關(guān)鍵字： 0704_A AD9959 DDS 測控通信 工業(yè)控制 同步 雜志_設計天地 工業(yè)控制
新型雙環(huán)900MHz、1800MHz頻段數字調諧系統
- 王仁發(fā),林秩盛,陸南昌,熊 燕(中山大學(xué) 電子與通信工程系, 廣州 510275) 摘 要：研究了DDS+雙PLL構成的新型數字調諧系統:A環(huán)產(chǎn)生DDS所需的時(shí)鐘信號,B環(huán)產(chǎn)生高頻輸出。B環(huán)使調諧器輸出頻率f0作較大變化,A環(huán)和DDS使f0作小變動(dòng)。該系統工作頻率為850MHz~925MHz和1700MHz~1850MHz,頻率分辨率可達25kHz。在單片微機控制下,可實(shí)現跳頻。 關(guān)鍵詞：數字調諧系統 DDS PLL 跳頻 數字調諧系統是現代收發(fā)信機的核心,其性能直接影響通信質(zhì)
- 關(guān)鍵字： DDS PLL 數字調諧系統 跳頻
dds+pll介紹
您好，目前還沒(méi)有人創(chuàng )建詞條dds+pll!
歡迎您創(chuàng )建該詞條，闡述對dds+pll的理解，并與今后在此搜索dds+pll的朋友們分享。 創(chuàng )建詞條
歡迎您創(chuàng )建該詞條，闡述對dds+pll的理解，并與今后在此搜索dds+pll的朋友們分享。 創(chuàng )建詞條
dds+pll電路
dds+pll相關(guān)帖子
dds+pll資料下載
dds+pll專(zhuān)欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì )員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473