基于DDS技術(shù)的任意波形發(fā)生器研究與設計
1.1 DDS基本原理
直接數字合成技術(shù)(Direet Digital Synthesis,簡(jiǎn)稱(chēng)DDS)是建立在采樣定理基礎上,首先對需要產(chǎn)生的波形進(jìn)行采樣,將采樣值數字化后存入存儲器作為查找表,然后通過(guò)查表讀取數據,再經(jīng)D/A轉換器轉換為模擬量,將保存的波形重新合成出來(lái)。DDS基本原理框圖如圖1所示。
由圖l看出,除了濾波器(LPF)之外,DDS系統都是以數字集成電路實(shí)現,因此DDS系統易于集成和小型化。DDS系統的參考時(shí)鐘源通常是一個(gè)具有高穩定性的晶體振蕩器,整個(gè)系統的各個(gè)組成部分提供同步時(shí)鐘。頻率字(FSW)實(shí)際上是相位增量值(二進(jìn)制編碼),作為相位累加器的累加值。相位累加器在每一個(gè)參考時(shí)鐘脈沖輸入時(shí),累加一次頻率字,其輸出相應增加一個(gè)步長(cháng)的相位增量。由于相位累加器的輸出連接在波形存儲器(ROM)的地址線(xiàn)上,因此其輸出的改變就相當于查表。這樣就可把存儲在波形存儲器內的波形抽樣值(二進(jìn)制編碼)經(jīng)查找表查出。ROM的輸出送到D/A轉換器,經(jīng)D/A轉換器轉換成模擬量輸出。
1.2 DDS的基本參數及其計算
在系統時(shí)鐘脈沖的作用下,相位累加器不停累加,即不停查表,把波形數據送到D/A轉換器轉換成模擬量輸出,從而合成波形。濾波器則進(jìn)一步平滑D/A轉換器輸出的近似正弦波的鋸齒階梯波,同時(shí)衰減不必要的雜散信號。設頻率字(FSW)的值為d,系統時(shí)鐘頻率為f,相位累加器的字長(cháng)為N,則系統的輸出頻率為:
2 任意波形發(fā)生器的設計方案
基于DDS技術(shù)的任意波形發(fā)生器主要由微處理器控制模塊、鍵盤(pán)與顯示模塊、DDS通道的FPGA實(shí)現模塊、D/A轉換模塊以及濾波器模塊組成。同時(shí)片外擴展了4 KB程序存儲器SRAM和6 KB數據存儲器ROM,分別用于存儲波形抽樣數據和3種標準輸出波形抽樣數據。本系統設計原理如圖2所示。
2.1 微處理器控制模塊
采用AT89C5l單片機完成數據處理和控制其他電路工作。將鍵盤(pán)接收的數據通過(guò)特定算法轉換成二進(jìn)制碼,再將處理后的控制字、波形參數和其他器件的控制信號發(fā)送出去。
由于A(yíng)T89C5l單片機主要接口有:微處理器與擴展器件的接口;微處理器與FPGA模塊的接口;微處理器與鍵盤(pán)、顯示模塊的接口;微處理器與輸出幅值調節電路的接口。由于單片機的輸出引腳有限,需擴展其引腳。本設計采用8255器件擴展單片機的輸出引腳,8255的PA用于相位控制字的輸出;PB用于頻率控制字的輸出;PC是位可控輸出端,用于DDS工作方式的控制字和波形參數的控制字輸出引腳。AT89C5l單片機與FPGA的接口電路如圖3所示。
2.2 鍵盤(pán)與顯示模塊
由于本系統設計的測量裝置需要設置輸出波形、頻率、電壓等參數,而且監控程序需要菜單驅動(dòng),因此需要設置鍵盤(pán)。鍵盤(pán)采用外接44軟鍵盤(pán),使用軟件掃描方式獲得按鍵信息。因為按鍵需要去抖動(dòng),因此采用軟件編程方式實(shí)現,這樣可以節省硬件資源,簡(jiǎn)化電路設計。
液晶顯示可提供人機交互界面和系統運行狀態(tài),選用精工的MGLS 19264液晶顯示屏。該液晶顯示屏內置2塊HD61202U液晶顯示驅動(dòng)控制器。其中CSA,CSB作為左、右屏片選信號,接單片機A8、A9引腳。同時(shí)單片機用地址Al作為R/W信號控制數據總線(xiàn)的數據流向;地址AO作為D/I信號控制寄存器的選擇;E信號由單片機的讀信號RD和寫(xiě)信號WR合成產(chǎn)生,實(shí)現計算機對內置HD61202U圖形液晶顯示模塊的電路連接。電位器用來(lái)調節顯示屏的對比度,如圖4所示。液晶顯示左半屏命令字地址為0EOOH;狀態(tài)字地址為0EIOH;寫(xiě)顯示命令字地址為0E0lH;讀顯示命令字地址為0EllH;右半屏對應地址為0D00H、0D10H、0D0lH、0DllH。
2.3 DDS通道的FPGA實(shí)現模塊
該模塊設計是DDS信號合成的關(guān)鍵部分,主要由相位累加器、地址總線(xiàn)控制器、數據總線(xiàn)控制器與SRAM組成。其中,除了SRAM外,其余3個(gè)模塊都由FPGA實(shí)現。
相位累加器是整個(gè)DDS系統的關(guān)鍵,直接影響整個(gè)系統的功能。圖5給出的FPGA結構框圖中相位累加器實(shí)質(zhì)上是一個(gè)帶反饋的29位加法器,它把輸出數據作為反饋數據和由微處理器送來(lái)的頻率控制字連續相加,從而產(chǎn)生有規律的29位相位地址碼。設計中采用流水線(xiàn)技術(shù)實(shí)現29位加法。當輸入所需頻率時(shí),轉換成頻率控制字來(lái)驅動(dòng)FPGA工作,從而產(chǎn)生所需波形頻率。整個(gè)模塊設計過(guò)程使用FPGA的開(kāi)發(fā)軟件實(shí)現并進(jìn)行仿真。
2.4 D/A轉換模塊
D/A轉換器是DDS系統的核心器件,其速度和特性直接影響整個(gè)系統的性能。從建立時(shí)間、尖峰脈沖能量、位數和積分線(xiàn)性等四個(gè)方面選擇D/A轉換器。因為DDS系統的工作頻率一般都很高,因此首先應選用高速D/A轉換器。其次是考慮信噪比問(wèn)題,增大D/A轉換器的位數,可減小電壓幅值量化誤差,增大信噪比,因此,采用了12位的D/A轉換器。
2.5 濾波器模塊
濾波器分為兩組:一組是橢圓函數濾波器,用于正弦波的濾波;另一組是線(xiàn)性濾波器,用于其他標準波形的濾波。
3 結語(yǔ)
本系統設計的DDS電路采用FPGA實(shí)現,單片機控制整個(gè)系統,產(chǎn)生任意波形。因此,基于DDS技術(shù)的波形發(fā)生器結構簡(jiǎn)單,成本低,而且提高了信號源輸出信號的分辨率。使用FPGA設計的DDS電路要比采用專(zhuān)用DDS器件更靈活,性?xún)r(jià)比更高。但在設計時(shí)應注意線(xiàn)路板的布線(xiàn),以減少外界干擾,降低輸出信號的雜散性。
評論