<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì )展　 EETV　 百科 　 問(wèn)答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請
EEPW首頁(yè) >> 主題列表 >> dds+pll

DSP內嵌PLL中的CMOS壓控環(huán)形振蕩器設計

  • DSP內嵌PLL中的CMOS壓控環(huán)形振蕩器設計,本文設計了一種應用于DSP內嵌鎖相環(huán)的低功耗、高線(xiàn)性CM0S壓控環(huán)形振蕩器。電路采用四級延遲單元能方便的獲得正交輸出時(shí)鐘，每級采用RS觸發(fā)結構來(lái)產(chǎn)生差分輸出信號，在有效降低靜態(tài)功耗的同時(shí)．具有較好的抗噪聲能力。在延遲單元的設計時(shí)。綜合考慮了電壓控制的頻率范圍以及調節線(xiàn)性度，選擇了合適的翻轉點(diǎn)。 仿真結果表明．電路叮實(shí)現2MHz至90MHz的頻率調節范圍，在中心頻率附近具有很高的調節線(xiàn)性度，可完全滿(mǎn)足DSP芯片時(shí)鐘系統的要求。
  • 關(guān)鍵字： 振蕩器  設計  環(huán)形  CMOS  內嵌  PLL  DSP  

基于DDS的信號模擬器設計

  • 摘要：通過(guò)對DDS的信號模擬器設計的研究，不僅設計出能夠實(shí)現普通射頻合成信號源的功能，正如能夠在幅度、頻率等方面對所需生成的信號加以控制，也能夠實(shí)現定頻、掃頻以及跳頻等輸出方式上的選擇。同時(shí)，該系統增加
  • 關(guān)鍵字： DDS  信號模擬器    

基于FPGA和DDS的信號源研究與設計

  • 1引言直接數字頻率合成DDS(DirectDigitalSynthesizer)是基于奈奎斯特抽樣定理理論和現代器件生...
  • 關(guān)鍵字： FPGA  DDS  信號源  設計  

基于模型的DDS芯片設計與實(shí)現

  • 基于模型的DDS芯片設計與實(shí)現,摘要：介紹了一種基于模型的DDS芯片的設計方法。根據DDS基本原理,在MATLAB環(huán)境下建立模型,用System Generator產(chǎn)生VHDL程序,并在ISE軟件中編寫(xiě)仿真和控制程序,最后在Spartan-3E Starter Kit開(kāi)發(fā)板上實(shí)現設計。與傳統的
  • 關(guān)鍵字： 設計  實(shí)現  芯片  DDS  模型  基于  

基于DSP和DDS的三維感應測井高頻信號源實(shí)現

  • 基于DSP和DDS的三維感應測井高頻信號源實(shí)現,　引言　　高頻信號源設計是三維感應測井的重要組成部分。三維感應測井的原理是利用激勵信號源通過(guò)三個(gè)正交的發(fā)射線(xiàn)圈向外發(fā)射高頻信號，再通過(guò)多組三個(gè)正交的接收線(xiàn)圈，得到多組磁場(chǎng)分量，從而準確測量地層各向異性
  • 關(guān)鍵字： 高頻  信號源  實(shí)現  測井  感應  DSP  DDS  三維  基于  

異步FIFO和PLL在高速雷達數據采集系統中的應用

  • 異步FIFO和PLL在高速雷達數據采集系統中的應用,將異步FIFO和鎖相環(huán)應用到高速雷達數據采集系統中用來(lái)緩存A／D轉換的高速采樣數據，解決嵌入式實(shí)時(shí)數據采集系統中，高速采集數據量大，而處理器處理速度有限的矛盾，提高系統的可靠性。根據FPGA內部資源的特點(diǎn)，將FIFO和鎖相環(huán)設計在一塊芯片上。因為未使用外掛FIFO和PLL器件，使得板卡設計結構簡(jiǎn)單，并減少硬件板卡的干擾。由于鎖相環(huán)的使用，使得整個(gè)采集系統時(shí)鐘管理方便。異步FIFO構成的高速緩存具有一定通用性，方便系統進(jìn)行升級維護。
  • 關(guān)鍵字： 數據采集  系統  應用  雷達  高速  FIFO  PLL  異步  

自動(dòng)反饋調節時(shí)鐘恢復電路設計

基于FPGA和DDS的信號源設計

  • 基于FPGA和DDS的信號源設計,1 引言
    直接數字頻率合成DDS(Direct Digital Synthesizer)是基于奈奎斯特抽樣定理理論和現代器件生產(chǎn)技術(shù)發(fā)展的一種新的頻率合成技術(shù)。與第二代基于鎖相環(huán)頻率合成技術(shù)相比，DDS具有頻率切換時(shí)間短、頻率分辨率
  • 關(guān)鍵字： 設計  信號源  DDS  FPGA  基于  FPGA，DDS，Verilog HDL  

基于DDS芯片AD9833的音源發(fā)生器設計

  • 介紹了DDS技術(shù)的原理和特性，采用DDS芯片AD9833產(chǎn)生正弦波音階信號構建音源發(fā)生器，給出了主要電路和關(guān)鍵程序。
  • 關(guān)鍵字： 9833  DDS  AD  芯片    

一種基于DDS+PLL的Chirp-UWB信號產(chǎn)生方案

  • 由于超寬帶信號的帶寬很寬，傳統的信號產(chǎn)生辦法已不能直接應用于超寬帶通信。為此，提出一種基于DDS+PLL的Chirp-UWB信號產(chǎn)生方案，該方法聯(lián)合使用了DDS和PLL兩種信號產(chǎn)生技術(shù)，優(yōu)勢互補。通過(guò)ADS結合Matlab對系統的模型建立和性能分析證明，該方案輸出信號性能優(yōu)良，完全能滿(mǎn)足設計要求，并已成功應用于某超寬帶通信系統。
  • 關(guān)鍵字： 產(chǎn)生  方案  信號  Chirp-UWB  DDS  PLL  基于  轉換器  

基于DDS技術(shù)的雜散分析及抑制方法

  • 頻率合成技術(shù)起源于二十世紀30年代，當時(shí)所采用的頻率合成方法是直接頻率合成。它是利用混頻、倍頻、分頻的方法由參考源頻率經(jīng)過(guò)加、減、乘、除運算，直接組合出所需要的的頻率。它的優(yōu)點(diǎn)是捷變速度快，相位噪
  • 關(guān)鍵字： DDS  雜散分析  方法    

基于FPGA的DDS信號發(fā)生器設計

  • 介紹基于DDS的信號發(fā)生器工作原理和設計過(guò)程，并對關(guān)鍵模塊及外圍電路進(jìn)行了仿真和誤差分析。經(jīng)功能驗證和分析測試，達到了預定的各項技術(shù)指標。旨在建立一種以FPGA為核心，功能可裁剪、波形任意調整的高性能信號發(fā)生器設計方法。采用該設計法將有效地降低開(kāi)發(fā)成本，提高設計效率，并具有一定的工程指導意義和實(shí)用價(jià)值。
  • 關(guān)鍵字： FPGA  DDS  信號發(fā)生器    
共391條 20/27 |‹ « 18 19 20 21 22 23 24 25 26 27 »

dds+pll介紹

您好，目前還沒(méi)有人創(chuàng )建詞條dds+pll!
歡迎您創(chuàng )建該詞條，闡述對dds+pll的理解，并與今后在此搜索dds+pll的朋友們分享。    創(chuàng )建詞條

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>