<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> dds+pll

基于FPGA的PLL頻率合成器設計

  • 頻率合成技術(shù)是現代通信的重要組成部分,它是將一個(gè)高穩定度和高準確度的基準頻率經(jīng)過(guò)四則運算,產(chǎn)生同樣穩定度和準確度的任意頻率。頻率合成器是電子系統的心臟,是影響電子系統性能的關(guān)鍵因素之一。本文結合F
  • 關(guān)鍵字: FPGA  PLL  頻率合成器    

基于CPLD的DDS正交信號源的設計

  • 1 引言
    由于傳統的多波形函數信號發(fā)生器需采用大量分離元件才能實(shí)現,且設計復雜,這里提出一種基于CPLD的多波形函數信號發(fā)生器。它采用CPLD作為函數信號發(fā)生器的處理器,以單片機和CPLD為核心,輔以必要的模擬
  • 關(guān)鍵字: CPLD  DDS  信號源    

基于低噪音單芯片高頻分頻器的PLL設計

  • VSAT是一種小衛星通信系統,可為邊遠地區的家庭和商業(yè)用戶(hù)提供可靠的、具有成本效應的寬帶數據和其它業(yè)務(wù)。VSAT采用一種小型天線(xiàn)來(lái)發(fā)送和接收衛星信號,可為所有處于衛星覆蓋區域內的用戶(hù)提供高帶寬連接,無(wú)論用
  • 關(guān)鍵字: PLL  設計  高頻  單芯片  噪音  基于  

TLi選擇FineSim SPICE作為模擬IC設計的標準驗證工具

  •   芯片設計解決方案供應商微捷碼(Magma®)設計自動(dòng)化有限公司日前宣布,消費電子產(chǎn)品全球供應商Technology Leaders & Innovators (TLi)公司已采用FineSim™ SPICE作為大型模擬IP設計的標準驗證工具。TLi是在對大量商用SPICE仿真產(chǎn)品進(jìn)行徹底詳盡的評估,結果顯示具有線(xiàn)性多CPU功能的FineSim SPICE提供了較傳統多線(xiàn)程仿真器快上一個(gè)數量級的運行時(shí)間后才決定選用這款微捷碼軟件。   “我們設計著(zhù)許多不同類(lèi)型的
  • 關(guān)鍵字: Magma  FineSim  PLL  ADC/DAC  高速I(mǎi)/O  

基于DSP和DDS技術(shù)的氣體濃度檢測系統

  • 基于DSP和DDS技術(shù)的氣體濃度檢測系統,引 言
    ADSP-BF531處理器是ADI公司Blackfin系列產(chǎn)品的成員,專(zhuān)為滿(mǎn)足當今嵌入式音頻、視頻和通信應用的計算要求和低功耗條件而設計的新型16位嵌入式處理器。它基于由ADI和Intel公司聯(lián)合開(kāi)發(fā)的微信號架構(Micro S
  • 關(guān)鍵字: 濃度  檢測系統  氣體  技術(shù)  DSP  DDS  基于  DSP  

一種基于DDS技術(shù)的電磁超聲激勵電源

  • 引 言
    電磁超聲是一種非接觸式的超聲檢測方法,不需要與被測對象有任何的物理接觸,不需要耦合劑,能夠應用于被測對象處于高溫、高速、粗糙表面的檢測條件下。因為不接觸的特點(diǎn),所以用來(lái)激勵電磁超聲換能器的
  • 關(guān)鍵字: 激勵  電源  超聲  電磁  DDS  技術(shù)  基于  耦合  電源  

基于DDS技術(shù)的動(dòng)態(tài)偏振控制器驅動(dòng)電路研究

  • 引 言
    偏振控制器是一種重要的光器件,在光纖通信和傳感領(lǐng)域都有著(zhù)廣泛的應用。在光纖通信系統中,準確地控制光纖中的偏振態(tài),關(guān)系著(zhù)系統的穩定性和數據傳輸的誤碼率。然而在消偏型光纖陀螺中,準確測量光的偏振
  • 關(guān)鍵字: 驅動(dòng)  電路  研究  控制器  動(dòng)態(tài)  DDS  技術(shù)  基于  FPGA  

完全集成的PLL發(fā)送器ATA5749及其應用

  • 概述
    ATA5749是一款集成了完整小數分頻器(fractional-N)的PLL射頻發(fā)送器IC,適用于輪胎氣壓計、遙控無(wú)鍵入口和被動(dòng)式入口汽車(chē)應用。ATA5749采用幅移鍵控(ASK)和閉環(huán)頻移鍵控(FSK)調制,僅使用13.000 0 MHz晶體
  • 關(guān)鍵字: 分頻  應用  ATA5749  發(fā)送  集成  PLL  完全  

基于Verilog HDL的DDS設計與仿真

  • 直接數字頻率合成技術(shù)(Direct Digital Synthesize,DDS)是繼直接頻率合成技術(shù)和鎖相式頻率合成技術(shù)之后的第三代頻率合成技術(shù)。它采用全數字技術(shù),并從相位角度出發(fā)進(jìn)行頻率合成。隨著(zhù)微電子技術(shù)和數字集成電路的飛速
  • 關(guān)鍵字: Verilog  HDL  DDS  仿真    

一種帶有LAN接口的DDS正弦函數發(fā)生器設計

  • 本文基于LAN接口技術(shù)和DDS技術(shù)的優(yōu)點(diǎn),設計了一臺函數發(fā)生器,通過(guò)本課題的研究和設計,得出了如下結論:本設計具有易組合、標準化、通用化、系統化的優(yōu)點(diǎn),結構簡(jiǎn)單、構建靈活。采用直接數字合成技術(shù)和單片機技術(shù)相結合設計了正弦信號發(fā)生器,可產(chǎn)生高精度、高穩定度的正弦信號,適合對波形要求較高的場(chǎng)合使用。
  • 關(guān)鍵字: LAN  DDS  接口  發(fā)生器    

一種基于DDS和PLL技術(shù)本振源的設計與實(shí)現

  • 現代頻率合成技術(shù)正朝著(zhù)高性能、小型化的方向發(fā)展,應用最為廣泛的是直接數字式頻率合成器(DDS)和鎖相式頻率合成器(PLL)。介紹直接數字頻率合成器和鎖相環(huán)頻率合成器的基本原理,簡(jiǎn)述用直接數字頻率合成器(AD9954)和鎖相環(huán)頻率合成器(ADF4112)所設計的本振源的實(shí)現方案,重點(diǎn)闡述了系統的硬件實(shí)現,包括系統原理、主要電路單元設計等,并且對系統的相位噪聲和雜散性能做了簡(jiǎn)要分析,最后給出了系統測試結果。
  • 關(guān)鍵字: DDS  PLL    

IDT 推出 Versacloc 計時(shí)器件新產(chǎn)品系列

  •   致力于豐富數字媒體體驗、提供領(lǐng)先的混合信號半導體解決方案供應商 IDT® 公司(Integrated Device Technology, Inc.)推出其 VersaClock™ 計時(shí)器件的最新產(chǎn)品系列。VersaClock III 器件是專(zhuān)為高性能消費、電信、網(wǎng)絡(luò )和數據通信應用設計的可編程時(shí)鐘發(fā)生器,可以更經(jīng)濟有效地在多個(gè)晶體和振蕩器之間進(jìn)行選擇。這些可編程計時(shí)解決方案對節省占板空間和保持功效非常關(guān)鍵,因其體積可能不允許全定制解決方案。多個(gè)具有各種不同需求的系統能夠整合成更少的
  • 關(guān)鍵字: IDT  VersaClock  可編程時(shí)鐘發(fā)生器  PLL  

基于DDS技術(shù)的BPSK信號生成

  • 0 引言直接數字式頻率合成器(Direct Digitalfrequency Synthesizer,DDS)是從相位概念出發(fā),直接合成所需波形的頻率合成技術(shù)。VHDL是IEEE的工業(yè)標準硬件描述語(yǔ)言,可描述硬件電路的功能、信號連接關(guān)系及定時(shí)關(guān)系,在
  • 關(guān)鍵字: BPSK  DDS  信號    

DDS信號源的FPGA實(shí)現

  • 1 引言
    目前直接數字頻率合成DDS專(zhuān)用器件大多采用先進(jìn)特定工藝技術(shù),并具有高性能,多功能,且其內部數字信號抖動(dòng)?。敵鲂盘柕馁|(zhì)量高等特點(diǎn),諸如Qualcomm公司的Q2230、Q2334,Analog Device公司的AD9955、AD
  • 關(guān)鍵字: FPGA  DDS  信號源    
共391條 21/27 |‹ « 18 19 20 21 22 23 24 25 26 27 »

dds+pll介紹

您好,目前還沒(méi)有人創(chuàng )建詞條dds+pll!
歡迎您創(chuàng )建該詞條,闡述對dds+pll的理解,并與今后在此搜索dds+pll的朋友們分享。    創(chuàng )建詞條

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>