基于C8051F060單片機控制AD9833實(shí)現FSK調制

　　引言 

　　在數字信息傳輸中，基帶數字信號通常要經(jīng)過(guò)調制器調制，將頻率搬移到適合信息傳輸的頻段上。2FSK就是用數字信號去調制載波的頻率（移頻鍵控），由于它具有方法簡(jiǎn)單、易于實(shí)現、抗噪聲和抗衰落性能較強等優(yōu)點(diǎn)，因此在現代數字通信系統的低、中速數據傳輸中得到了廣泛應用。

　　直接數字頻率合成技術(shù)(DDS)將先進(jìn)的數字處理技術(shù)與方法引入信號合成領(lǐng)域。DDS器件采用高速數字電路和高速D/A轉換技術(shù)，具備頻率轉換時(shí)間短、頻率分辨率高、頻率穩定度高、輸出信號頻率和相位可快速程控切換等優(yōu)點(diǎn)，可以實(shí)現對信號的全數字式調制。

　　DDS芯片——AD9833的介紹

　　AD9833是一塊完全集成的DDS芯片，僅需要1個(gè)外部參考時(shí)鐘、1個(gè)低精度電阻器和一些解耦電容器就能產(chǎn)生高達12.5MHz的正弦波。除了產(chǎn)生射頻信號外，該電路還廣泛應用于各種調制解調方案，這些方案全都用在了數字領(lǐng)域。

　　AD9833的內部電路包括數字器件和模擬器件兩部分。主要由相位累加器（由加法器和相位寄存器組成）、ROM波形查詢(xún)表、數模轉換器DAC和低通濾波器LPF構成。AD9833的基本結構原理如圖1所示。其中M為頻率控制字、FMCLK為時(shí)鐘頻率，相位累加器在時(shí)鐘FMCLK的控制下以步長(cháng)M作累加，相位寄存器的輸出與相位控制字相加后輸入到正弦查詢(xún)表地址中。正弦查詢(xún)表包含1個(gè)周期正弦波的數字幅度信息，每個(gè)地址對應正弦波中0°~360°范圍內的1個(gè)相位點(diǎn)。查詢(xún)表把輸入的地址相位信息映射成正弦波幅度的數字量信號S(n)，經(jīng)D/A轉化器變成階梯波S(t)，再經(jīng)低通濾波器平滑后就可得到合成的信號波形。其形狀取決于波形ROM中存放的幅碼，因此用DDS可以產(chǎn)生任意波形。輸出正弦波頻率為：fOUT=M(fMCK/228)，其中，M為頻率控制字，由外部編程給定，其范圍為0≤M≤228-1 。

　　硬件電路連接

　　本設計用Silicon Labs公司推出的完全集成的混合信號片上系統C8051F060來(lái)控制AD9833，C8051F060有大量的數字資源需要通過(guò)4個(gè)低端I/O端口P0、P1、P2和P3才能使用。P0、P1、P2和P3的每個(gè)引腳既可定義為通用的端口I/O引腳，又可以分配給一個(gè)數字外設或功能（例如：UART0或INT1）。不管引腳被分配給一個(gè)數字外設或是作為通用I/O，總是可以通過(guò)讀相應的數據寄存器得到端口I/O引腳的狀態(tài)。

　　AD9833與單片機C8051F060連接時(shí)，使用單片機的3個(gè)I/O口和AD9833連接。FSYNC(控制輸入，低電平有效)與單片機的可編程管腳P0.7連接，SCLK(串行時(shí)鐘輸入)與可編程管腳P0.4連接，SDATA(串行數據輸入)與可編程管腳P0.5連接。三個(gè)可編程管腳都可用軟件編程實(shí)現數據的傳送。硬件電路連接如圖2所示，單片機產(chǎn)生控制信號和波形參數，通過(guò)串行接口將數據傳送到AD9833，經(jīng)AD9833輸出的正弦波信號再經(jīng)低通濾波后輸出。

　　軟件控制

　　寫(xiě)數據到控制寄存器

　　單片機傳送數據到AD9833的時(shí)序如圖3所示：FSYNC引腳是使能引腳，電平觸發(fā)方式，低電平有效。進(jìn)行串行數據傳輸時(shí)，FSYNC 引腳必須置低，這種情況下，16個(gè)SCLK的下降沿數據被送到AD9833的輸入移位寄存器。在第16個(gè)SCLK的下降沿FSYNC可以被置高，當然，也可以連續加載多個(gè)16位數據，僅在最后一個(gè)數據的第16個(gè)SCLK的下降沿時(shí)將FSYNC置高。需要注意的是，在FSYNC開(kāi)始變?yōu)榈颓埃磳㈤_(kāi)始寫(xiě)數據時(shí))），SCLK必須為高電平。

　　單片機寫(xiě)16位數據到AD9833時(shí)，高位在前，低位在后。用軟件模擬時(shí)鐘信號和片選信號。傳送數據的程序如下：

　　SCLK =1; //時(shí)鐘信號

　　FSYNC=1;

　　Delay(100) ; 延時(shí)子程序

　　FSYNC=0; //片選有效

　　for(i=0;i<16;i++)

　　{ SDATA=datas&0x8000;

　　SCLK=0; //時(shí)鐘信號下降沿數據送入I/O口。

　　Delay(50) ;

　　SCLK=1;

　　datas=datas<<1; //16位數據從高位到低位送入

　　}

　　Delay(50) ;

　　FSYNC=1;

　　SCLK=0;

　　數據寫(xiě)入方式

　　設置控制寄存器中的D15D14=00，表示數據寫(xiě)入控制寄存器；設置B28（D13）=1，表示28位數據可以連續寫(xiě)入頻率寄存器，默認先寫(xiě)入低14位頻率字，再連續寫(xiě)入高14位頻率字到頻率寄存器中；設置B28（D13）=0，表示28位數據分兩次寫(xiě)入頻率寄存器，此時(shí)配合 HLB 的值使用（當HLB=1時(shí)允許高14位頻率字寫(xiě)入到頻率寄存器，當HLB=0時(shí)允許低14位頻率字寫(xiě)入到頻率寄存器）。因此寫(xiě)入到控制寄存器的數據可為：0010 0000 0000 0000，表示設置連續28位頻率字。數據寫(xiě)入流程圖如圖4所示。

　　選擇頻率寄存器

　　由于A(yíng)D9833片內有2個(gè)頻率寄存器，即FREQ0、FREQ1，因此要確定是將頻率控制字寫(xiě)入哪一個(gè)。這可通過(guò)設置 D15D14 的值來(lái)進(jìn)行選擇，當D15D14=01表示14位的頻率字將寫(xiě)入FREQ0；當D15D14=10表示14位的頻率字將寫(xiě)入FREQ1。以輸出頻率為7230Hz為例，介紹寫(xiě)入到頻率寄存器1的頻率字。

　　寫(xiě)入低14位數據為：1011 0110 0001 1110，表示將低14位頻率字寫(xiě)入FREQ1。

　　寫(xiě)入高14位數據為：1000 0000 0000 1011，表示將高14位頻率字寫(xiě)入FREQ1。

　　主程序設計

　　首先，對C8051F060單片機初始化，這包括單片機晶振初始化、端口初始化，定義控制AD9833的I/O接口及交叉開(kāi)關(guān)，接著(zhù)初始化AD9833。當AD9833初始化時(shí)，為避免DAC產(chǎn)生虛假輸出，RESET必須置為1（RESET不會(huì )復位頻率、相位和控制寄存器），直到配置完畢，需要輸出時(shí)才將RESET置為0；RESET為0后的8-9個(gè)MCLK時(shí)鐘周期可在DAC的輸出端觀(guān)察到波形。AD9833初始化流程圖如圖5所示。然后，寫(xiě)頻率寄存器0的控制字(0x2000)，在進(jìn)行FSK調制時(shí)，AD9833的兩個(gè)頻率寄存器裝載不同的頻率值，本實(shí)驗中，頻率寄存器0裝載低頻率6830Hz，頻率寄存器1裝載高頻率7230Hz，通過(guò)設置AD9833的控制寄存器的FSELECT位來(lái)選擇頻率寄存器。主程序流程如圖6所示。

　實(shí)驗結果

　　在示波器上能觀(guān)測到FSK調制信號，為方便截圖，設置頻率為7230Hz的正弦信號在示波器上進(jìn)行觀(guān)察，圖7是頻率為7230Hz的正弦信號經(jīng)過(guò)低通濾波之后的頻譜圖。由圖7可以看出，實(shí)際輸出頻率為7.22985Hz。圖8是對應的時(shí)域圖形。

　　結論

　　本實(shí)驗中設計的FSK調制信號，在工程中有較強的實(shí)用價(jià)值，已成功應用于井下聲波傳輸系統中。