ddr-sdram 文章進(jìn)入ddr-sdram技術(shù)社區

嵌入式DDR息線(xiàn)的布線(xiàn)分析與設計

嵌入式DDR息線(xiàn)的布線(xiàn)分析與設計,
關(guān)鍵字： DDR 時(shí)鐘終端匹配阻抗設計

ADI公司的新一代SHARC 處理器滿(mǎn)足專(zhuān)業(yè)音頻的所有需求

　　極高性能的浮點(diǎn)DSP，比以往的 SHARC處理器性能提高一倍，具有硬件加速器與音頻應用提升特性: 片上存儲器增加60%以上，提供DDR2 SDRAM外部存儲器接口及連接端口　　中國北京——Analog Devices, Inc.（紐約證券交易所代碼: ADI），全球領(lǐng)先的高性能信號處理解決方案供應商，最新推出SHARC® ADSP-21469，以幫助開(kāi)發(fā)人員重新定義專(zhuān)業(yè)系統中的逼真音響。更多的通道、更多的效果、更多的建模、更高的采樣速率：專(zhuān)業(yè)數字音頻應用正在不斷逼
關(guān)鍵字： DSP SHARC處理器 DDR2 SDRAM ADI

SDRAM在任意波形發(fā)生器中的應用

任意波形發(fā)生器在雷達、通信領(lǐng)域中發(fā)揮著(zhù)重要作用,但目前任意波形發(fā)生器大多使用靜態(tài)存儲器。這使得在任意波形發(fā)生器工作頻率不斷提高的情況下,波形的存儲深度很難做得很大,從而不能精確地表達復雜信號。本文介紹的基于動(dòng)態(tài)存儲器(SDRAM)的設計能有效解決這一問(wèn)題,并詳細討論了一種簡(jiǎn)化SDRAM控制器的設計方法。
關(guān)鍵字： SDRAM 任意波形發(fā)生器中的應用

NAND閃存的下一個(gè)熱點(diǎn)：性能

　　利用50-40nm的工藝制程節點(diǎn)，NAND閃存密度已達到16 GB/D及超過(guò)2B/C多級單元（MLC）技術(shù)。盡管位元密度強勁增長(cháng)，但是NAND閃存的編譯能力一直停留在10MB/S范圍內。由于數字內容需要的增長(cháng)，公司更加重視改進(jìn)NAND閃存裝置的編譯和讀取性能，使其比特更高和性能更快，以滿(mǎn)足消費者的需要。再加上存儲產(chǎn)品價(jià)格急劇下降，高比特高性能已成為各個(gè)公司努力追求的方向。 2008年國際固態(tài)電路會(huì )議的論文和2007
關(guān)鍵字： NAND 柵極感應 DDR MLC MLC

基于NiosⅡ的圖像采集和顯示的實(shí)現

　　摘要：采用OV2610的CMOS圖像傳感器和26K色的TFT液晶屏，在SOPC上集成了OV2610、TFT液晶控制器和DMA控制器，實(shí)現了圖像數據流的采集和顯示。　　關(guān)鍵詞：DMA Avalon數據流模式 SDRAM 　　隨著(zhù)大規模集成電路設計技術(shù)的進(jìn)步、制造工藝水平的提高以及單個(gè)芯片上的邏輯門(mén)數的增加，嵌入式系統設計變得日益復雜。把整個(gè)系統集成到一個(gè)芯片上,即片上系統SoC(System on Chip)技術(shù)是當前嵌入式系統設計的一個(gè)研究熱點(diǎn)。在A(yíng)ltera公司提供的
關(guān)鍵字： SoC DMA Avalon數據流模式 SDRAM

TI推出新一代 3A DDR 端接穩壓器

　　日前，德州儀器 (TI) 宣布推出一款可滿(mǎn)足 DDR、DDR2、 DDR3 與 DDR4 等各種低功耗存儲器終端電源管理要求的汲極／源極雙數據速率 (DDR) 終端穩壓器 TPS51200。該簡(jiǎn)便易用的新型穩壓器的陶瓷輸出電容僅為 20 μF，比同類(lèi)競爭解決方案的電容降低了近 80%。這樣，設計人員可利用該器件實(shí)現更低成本、更小型化的 DDR 存儲器終端解決方案，以滿(mǎn)足數字電視、機頂盒、VGA 卡、電信、數據通信、筆記本以及臺式機電腦等現代大容量存儲器電子產(chǎn)品以及日益豐富的消費類(lèi)電子產(chǎn)品的需求。
關(guān)鍵字： TI 穩壓器存儲器 DDR

在DDR3 SDRAM存儲器接口中使用調平技術(shù)

　　引言　　DDR3 SDRAM存儲器體系結構提高了帶寬，總線(xiàn)速率達到了600 Mbps至1.6 Gbps (300至800 MHz)，它采用1.5V工作，降低了功耗，90-nm工藝密度提高到2 Gbits。這一體系結構的確速率更快，容量更大，單位比特的功耗更低，但是怎樣才能實(shí)現DDR3 SDRAM DIMM和FPGA的接口呢?調平技術(shù)是關(guān)鍵。如果FPGA I/O結構中沒(méi)有直接內置調平功能，和DDR3 SDRAM DIMM的接口會(huì )非常復雜，成本也高，需要采用大量的外部元件。那么，什么是調平技術(shù)，這一技
關(guān)鍵字： FPGA 存儲器 DDR3 SDRAM

Maxim推出用于DDR高速緩沖存儲器電池備份的集成電源管理IC

　　Maxim推出用于DDR高速緩沖存儲器電池備份的集成電源管理IC DS2731。該PMIC集成了單節Li+電池充電器、控制系統電源和電池電源切換的電源轉換系統、以及用于“調節”DDR存儲器電源的2MHz同步降壓調節器。這種空前的高度集成特性省去了現有方案中15個(gè)以上的分立元件，從而節省了成本和空間。DS2731能夠兼容DDRII和DDRIII中的PCI Express® 12V電源，非常適合用于RAID服務(wù)器/系統存儲卡、板載RAID (ROMB)以及板載模塊化RAID
關(guān)鍵字： Maxim DDR 存儲器電源管理 IC

SDRAM接口的VHDL設計

　　RAM（隨機存取存儲器　是一種在電子系統中應用廣泛的器件，通常用于數據和程序的緩存。隨著(zhù)半導體工業(yè)的發(fā)展，RAM獲得了飛速的發(fā)展，從RAM、DRAM(Dynamic RAM，即動(dòng)態(tài)RAM)發(fā)展到SDRAM(Synchronous Dynamic RAM，即同步動(dòng)態(tài)RAM)，RAM的容量越來(lái)越大、速度越來(lái)越高，可以說(shuō)存儲器的容量和速度已經(jīng)成為半導體工業(yè)水平的標志。　?。?任務(wù)背景　　SDRAM具有大容量和高速的優(yōu)點(diǎn)，目前其存取速度可以達到100～133MHz，單片容量可以達到64Mbit或更高
關(guān)鍵字： VHDL SDRAM 存儲器微處理器

高速嵌入式視頻系統中SDRAM時(shí)序控制分析

　　在高速數字視頻系統應用中，使用大容量存儲器實(shí)現數據緩存是一個(gè)必不可少的環(huán)節。SDRAM就是經(jīng)常用到的一種存儲器。　　但是，在主芯片與SDRAM之間產(chǎn)生的時(shí)序抖動(dòng)問(wèn)題阻礙了產(chǎn)品的大規模生產(chǎn)。在數字電視接收機的生產(chǎn)實(shí)際應用中，不同廠(chǎng)家的PCB板布線(xiàn)、PCB材料和時(shí)鐘頻率的不同，及SDRAM型號和器件一致性不同等原因，都會(huì )帶來(lái)解碼主芯片與SDRAM間訪(fǎng)問(wèn)時(shí)序的抖動(dòng)問(wèn)題。　　本文利用C-NOVA公司數字電視MPEG-2解碼芯片AVIA9700內置的SDRAM控制器所提供的時(shí)序補償機制，設計了一個(gè)方便使
關(guān)鍵字： SDRAM 數字電視

全球半導體標準組織委員會(huì )會(huì )議在上海舉行推動(dòng)存儲工業(yè)新標準制定

　　隨著(zhù)筆記本電腦、手機等移動(dòng)終端以及家用數碼產(chǎn)品的大規模增長(cháng)，器的移動(dòng)性和能耗問(wèn)題已廣泛受到業(yè)界關(guān)注。日前，(全球半導體組織)委員會(huì )會(huì )議在上海舉行，推動(dòng)存儲工業(yè)新標準制定。　　在過(guò)去五年內，JEDEC曾與中國半導體行業(yè)組織合作，促進(jìn)中國及世界的半導體行業(yè)標準。例如中國電子標準協(xié)會(huì )(CESA)，中國半導體行業(yè)協(xié)會(huì )(CSIA)與中國電子標準研究所(CESI)等。　　我國企業(yè)已占JEDEC會(huì )員數的20%，而且數目還在增長(cháng)。JEDEC本次會(huì )議主要研究了DDR3 SDRAM（第三代雙倍速率同步動(dòng)態(tài)隨機存儲
關(guān)鍵字： SDRAM DRAM

基于FPGA的DDR SDRAM控制器在高速數據采集系統中的應用

實(shí)現數據的高速大容量存儲是數據采集系統中的一項關(guān)鍵技術(shù)。本設計采用Altera公司Cyclone系列的FPGA完成了對DDR SDRAM的控制，以狀態(tài)機來(lái)描述對DDR SDRAM的各種時(shí)序操作，設計了DDR SDRAM的數據與命令接口。用控制核來(lái)簡(jiǎn)化對DDR SDRAM的操作，并采用自頂至下模塊化的設計方法，將控制核嵌入到整個(gè)數據采集系統的控制模塊中，完成了數據的高速采集、存儲及上傳。使用開(kāi)發(fā)軟件Quartus II中內嵌的邏輯分析儀SignalTap II對控制器的工作流程進(jìn)行了驗證和調試。最終采集到的
關(guān)鍵字： FPGA DDR SDRAM 數據采集

針對DDR供電飛思卡爾推出全線(xiàn)電源芯片產(chǎn)品

　　模擬市場(chǎng)正在茁壯成長(cháng)，按照12%的年復增長(cháng)率估算，將超過(guò)許多其他的數字IC市場(chǎng)。在這樣的發(fā)展速度下，據預測，模擬市場(chǎng)將在2012年達到680億美元，屆時(shí)將實(shí)現近1390億的出貨量。亞太地區是模擬市場(chǎng)的最大消費區域，但設計和生產(chǎn)遍布在世界各地。　　模擬市場(chǎng)是一個(gè)高度競爭的市場(chǎng)，一些供應商只關(guān)注特定的產(chǎn)品，而另一些則進(jìn)行全面組合，以覆蓋各個(gè)領(lǐng)域的特色模擬產(chǎn)品，事實(shí)上，新興業(yè)務(wù)已經(jīng)加速發(fā)展。模擬領(lǐng)域有大量的新業(yè)務(wù)出現，尤其是在研發(fā)新技術(shù)方面，但是進(jìn)入這一領(lǐng)域的門(mén)檻依然很高，由于工程人才，渠道力量和全球實(shí)
關(guān)鍵字： DDR 飛思卡爾 200802

片上SDRAM控制器的設計與集成

　　隨著(zhù)設計與制造技術(shù)的發(fā)展,集成電路設計從晶體管的集成發(fā)展到邏輯門(mén)的集成, 現在又發(fā)展到IP的集成,即SoC設計技術(shù)。SoC可以有效地降低電子信息系統產(chǎn)品的開(kāi)發(fā)成本,縮短開(kāi)發(fā)周期,提高產(chǎn)品的競爭力,是工業(yè)界將采用的最主要的產(chǎn)品開(kāi)發(fā)方式。目前國內也加大了在SoC 設計以及IP 集成領(lǐng)域的研究。本文介紹的便是國家基金項目支持的龍芯SoC—ICT- E32 設計所集成的片上SDRAM 控制器模塊設計與實(shí)現。　　1 　ICT-E32 體系結構　　ICT-E32 是一款32位高性能SoC ,它集成龍芯1號
關(guān)鍵字： SoC SDRAM 控制器 MCU和嵌入式微處理器

FPGA與DDR3 SDRAM的接口設計

DDR3 SDRAM內存的總線(xiàn)速率達到600 Mbps to 1.6 Gbps (300 to 800 MHz)，1.5V的低功耗工作電壓，采用90nm制程達到2Gbits的高密度。這個(gè)架構毫無(wú)疑問(wèn)更快、更大，每比特的功耗也更低，但是如何實(shí)現FPGA和DDR3 SDRAM DIMM條的接口設計呢？　　關(guān)鍵字：均衡（leveling）　　如果FPGA&nbs
關(guān)鍵字： FPGA DDR3 SDRAM 接口模擬IC 電源