<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> cadence?

Cadence合成技術(shù)為Renesas微系統公司加快生產(chǎn)時(shí)間

  • 全球電子設計創(chuàng )新領(lǐng)先企業(yè) Cadence 設計系統公司 (NASDAQ:CDNS) 日前宣布 Renesas 微系統有限公司已采用 Cadence? Encounter? RTL Compiler 用于綜合實(shí)現,尤其是將復雜 ASIC 設計的芯片利用率提高了 15%,面積減少了 8.4%,加速了實(shí)現周期并降低了成本。
  • 關(guān)鍵字: Cadence  Renesas  微系統  ASIC  

Cadence推出首款以太網(wǎng)汽車(chē)連接性的設計IP和驗證IP

  • 全球電子設計創(chuàng )新領(lǐng)先企業(yè)Cadence 設計系統公司 (NASDAQ:CDNS) 日前宣布將很快推出業(yè)界首款用于最新的汽車(chē)以太網(wǎng)控制器的 汽車(chē)以太網(wǎng)設計 IP 和 驗證 IP (VIP)。 基于標準的設計 IP 和 VIP 支持由 OPEN Alliance Special Interest Group (SIG) 定義的最新汽車(chē)以太網(wǎng)擴展。
  • 關(guān)鍵字: Cadence  以太網(wǎng)  

Cadence試產(chǎn)14nm測試芯片

  •   近日,Cadence宣布,運用IBM FinFET制程技術(shù)所設計的 ARM Cortex-M0 處理器14nm測試晶片已投入試產(chǎn)。成功投產(chǎn)14nmSOI FinFET 技術(shù)歸功于三家廠(chǎng)商攜手建立的生態(tài)體系,在以 FinFET 為基礎的 14nm設計流程中,克服從設計到制造的各種新挑戰。   14nm生態(tài)系統與晶片是ARM、Cadence與IBM合作在14nm以上的先進(jìn)制程開(kāi)發(fā)系統晶片(SoCs)之多年期協(xié)議的重大里程碑。運用FinFET技術(shù)的14nm設計SoC實(shí)現了大幅減少耗電的承諾。   &ld
  • 關(guān)鍵字: Cadence  芯片  處理器  

Cadence宣布使用ARM和IBM工藝技術(shù)流片14納米測試芯片

  • 全球電子設計創(chuàng )新領(lǐng)先企業(yè)Cadence設計系統公司(NASDAQ: CDNS),日前宣布流片了一款14納米測試芯片,使用IBM的FinFET工藝技術(shù)設計實(shí)現了一顆ARM Cortex-M0處理器。這次成功流片是三家技術(shù)領(lǐng)先企業(yè)緊密合作的結果,他們一起建立了一個(gè)產(chǎn)品體系,解決基于14納米FinFET的設計流程中內在的從設計到生產(chǎn)的過(guò)程中出現的新挑戰。
  • 關(guān)鍵字: Cadence  IBM  ARM  芯片  

Cadence驗證IP為ARM AMBA 4協(xié)議大幅縮短驗證周轉時(shí)間

  • 全球電子設計創(chuàng )新領(lǐng)先企業(yè)Cadence設計系統公司(NASDAQ: CDNS),日前宣布使用ARM AMBA協(xié)議類(lèi)型的Cadence驗證IP(VIP)實(shí)現多個(gè)成功驗證項目,這是業(yè)界最廣泛使用的AMBA協(xié)議系列驗證解決方案之一。
  • 關(guān)鍵字: Cadence  ARM  SoC  

Cortex-A50的希望:14nm ARM成功流片

  •   電子設計企業(yè)Cadence Design Systems, Inc.今天宣布,借助IBM FinFET晶體管技術(shù),已經(jīng)成功流片了14nm工藝的ARM Cortex-M0處理器試驗芯片。    ?   Cadence、ARM、IBM三者之間已經(jīng)達成了多年的合作協(xié)議   Cadence、ARM、IBM三者之間已經(jīng)達成了多年的合作協(xié)議,共同開(kāi)發(fā)14nm以及更先進(jìn)的半導體工藝,14nm芯片和生態(tài)系統就是三方合作的一個(gè)重要里程碑。   這次的試驗芯片主要是用來(lái)對14nm工藝設計IP的
  • 關(guān)鍵字: Cadence  芯片  FinFET  

Cadence技術(shù)與Allegro Package Designer為掌上消費電子市場(chǎng)而優(yōu)化

  • 全球電子設計創(chuàng )新領(lǐng)先企業(yè)Cadence 設計系統公司 (NASDAQ: CDNS),日前宣布其Allegro? 16.6 Package Designer與系統級封裝(SiP)布局解決方案支持低端IC封裝要求,滿(mǎn)足新一代智能手機、平板電腦、超薄筆記本電腦的需要。
  • 關(guān)鍵字: Cadence  Allegro  IC封裝  

Cadence簽收解決方案為STMicroelectronics帶來(lái)上市優(yōu)勢

  • 全球電子設計創(chuàng )新Cadence設計系統公司 (NASDAQ: CDNS),日前宣布服務(wù)于廣泛電子應用領(lǐng)域的全球半導體領(lǐng)先企業(yè)STMicroelectronics,通過(guò)改用Cadence的簽收解決方案將一款28納米系統級芯片(SoC)的設計周期縮短了數周時(shí)間。
  • 關(guān)鍵字: Cadence  SoC  

CSR實(shí)現系統加速低功耗、混合信號芯片流片

  • 全球電子設計創(chuàng )新領(lǐng)先企業(yè)Cadence設計系統公司(NASDAQ: CDNS)宣布,緊湊型、多媒體及云領(lǐng)域的創(chuàng )新芯片及軟件解決方案的全球供應商CSR plc (LSE: CSR; NASDAQ: CSRE)使用Cadence Encounter Digital Implementation(EDI)系統、Cadence Incisive Enterprise Simulator(IES)以及Cadence Conformal Low Power(CLP)加速了一款復雜低功耗、混合信號芯片的流片。
  • 關(guān)鍵字: Cadence  芯片  CSR  

Cadence推出驗證調試器,實(shí)現顯著(zhù)的效率提升和時(shí)間節省

  • 全球電子設計創(chuàng )新領(lǐng)先企業(yè)Cadence設計系統公司(NASDAQ: CDNS),日前宣布推出Incisive?調試分析器,這是一款全新的面向RTL、測試平臺與SoC驗證的創(chuàng )新驗證調試產(chǎn)品,能實(shí)現調試時(shí)間與資源投入的大幅節省。
  • 關(guān)鍵字: Cadence  SoC  調試器  

Cadence推出最新版Allegro印刷電路板(PCB)技術(shù)

  • 全球電子設計創(chuàng )新領(lǐng)先企業(yè)Cadence設計系統公司(NASDAQ: CDNS),于近日宣布推出最新版Allegro?印刷電路板(PCB)技術(shù),解決客戶(hù)對于高效產(chǎn)品開(kāi)發(fā)的簡(jiǎn)化解決方案的需要。
  • 關(guān)鍵字: Cadence  PCB  Allegro  

Cadence發(fā)布OrCAD 16.6,PSpice性能提高達20%

  • 全球電子設計創(chuàng )新領(lǐng)先企業(yè)Cadence設計系統公司(納斯達克:CDNS) 于2012年9月25日發(fā)布了具有一系列新功能的Cadence? OrCAD? 16.6 PCB設計解決方案,用戶(hù)定制功能增強,模擬性能提高20%, 使用戶(hù)得以更快、更有預見(jiàn)性地創(chuàng )建產(chǎn)品。
  • 關(guān)鍵字: Cadence  OrCAD  

Cadence首個(gè)DDR4 Design IP解決方案在28納米級芯片上得到驗證

  • 全球電子設計創(chuàng )新領(lǐng)先企業(yè)Cadence設計系統公司(Cadence Design Systems, Inc.) (NASDQ: CDNS) 日前宣布,Cadence DDR4 SDRAM PHY 和存儲控制器Design IP的首批產(chǎn)品在TSMC的28HPM和28HP技術(shù)工藝上通過(guò)硅驗證。
  • 關(guān)鍵字: Cadence  DRAM  DDR4  

Cadence助力Denso大幅提升IC設計效率

  •    Cadence設計系統公司日前宣布,汽車(chē)零部件生產(chǎn)商Denso公司在改用了Cadence定制/模擬與數字流程之后,在低功耗混合信號IC設計方面實(shí)現了質(zhì)量與效率的大幅提升。將Cadence Encounter RTL-to-GDSII流程應用于設計的數字部分之后,Denso表示比之前采用的流程減小了10%的面積,功耗降低了20% 。在設計的模擬部分,根據多次測試的數據結果,Denso使用Cadence Virtuoso定制/模擬流程(6.1版)實(shí)現了30%的效率提升,并預計在實(shí)際設計上也有相
  • 關(guān)鍵字: Cadence  IC設計  

Denso采用Cadence混合信號、低功耗解決方案

  • 全球電子設計創(chuàng )新領(lǐng)先企業(yè)Cadence設計系統公司(NASDAQ: CDNS)日前宣布,汽車(chē)零部件生產(chǎn)商Denso公司在改用了Cadence定制/模擬與數字流程之后,在低功耗混合信號IC設計方面實(shí)現了質(zhì)量與效率的大幅提升。將Cadence Encounter RTL-to-GDSII流程應用于設計的數字部分之后,Denso表示比之前采用的流程減小了10%的面積,功耗降低了20% 。
  • 關(guān)鍵字: Cadence  Denso  混合信號  
共352條 13/24 |‹ « 11 12 13 14 15 16 17 18 19 20 » ›|
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>