asic-to-fpga 文章進(jìn)入asic-to-fpga技術(shù)社區

FPGA的圖像處理是怎么做到的？

　　基于軟件的圖像處理方法存在著(zhù)一些局限性，尤其是計算速度和算法效率方面。所以大家很自然的就想到了FPGA作為嵌入式圖像應用的平臺。許多圖像處理本身就是并行計算的，并且FPGA的編程硬件，本質(zhì)上也是并行的。但是利用FPGA硬件進(jìn)行圖像處理存在很多的困難，需要學(xué)到很多的技巧。下面我介紹兩幾種比較基礎的圖像處理算法思想?！　畏鶊D像的點(diǎn)操作是圖像處理中最簡(jiǎn)單的操作，輸出值只取決于輸入值，與位置無(wú)關(guān)，可以看作是一個(gè)函數的映射。從硬件實(shí)現的角度來(lái)說(shuō)，最簡(jiǎn)單的方式就是通過(guò)一個(gè)實(shí)現函數的模塊對輸入的每個(gè)像素進(jìn)行依次處
關(guān)鍵字： FPGA 圖像處理

工程師設計經(jīng)驗分享：畫(huà)FPGA開(kāi)發(fā)板所犯的那些錯誤

　　畫(huà)FPGA開(kāi)發(fā)板所犯的那些錯誤，小編這里先截下我最初畫(huà)這個(gè)開(kāi)發(fā)板的一張“慘不忍睹”的PCB讓大家看看?！　op Layer如圖：　　　　Bottom Layer如圖：　　　　第一遍畫(huà)的時(shí)候，想“速戰速決”把它畫(huà)完，草草了事，但是等全部布線(xiàn)完以后卻發(fā)現這里面的錯誤實(shí)在是太多了，我覺(jué)得最核心的錯誤就是一開(kāi)始就沒(méi)有注意整個(gè)系統各個(gè)元器件的布局，從而導致了“災難”的發(fā)生，后來(lái)的布線(xiàn)也就非常困難。大家很容易可以
關(guān)鍵字： FPGA Layer

CAST和Achronix使用無(wú)損壓縮IP支持從數據中心到邊緣的數據處理

　　基于現場(chǎng)可編程門(mén)陣列(FPGA)的硬件加速器器件及嵌入式FPGA(eFPGA)領(lǐng)域內領(lǐng)導性企業(yè)Achronix半導體公司(Achronix Semiconductor Corporation)日前宣布：與專(zhuān)注于為電子系統設計人員提供半導體IP的半導體知識產(chǎn)權公司CAST Incorporated達成合作;CAST的高性能無(wú)損壓縮IP已經(jīng)被植入，以支持Achronix 的FPGA產(chǎn)品組合，用來(lái)完成數據中心和移動(dòng)邊緣間數據傳輸的高效處理?！　AST為Deflate
關(guān)鍵字： CAST FPGA

FPGA學(xué)習：PLL分頻計數的LED閃爍實(shí)例

　　如圖8.17所示，本實(shí)例將用到FPGA內部的PLL資源，輸入FPGA引腳上的25MHz時(shí)鐘，配置PLL使其輸出4路分別為12.5MHz、25MHz、50MHz和100MHz的時(shí)鐘信號，這4路時(shí)鐘信號又分別驅動(dòng)4個(gè)不同位寬的計數器不停的計數工作，這些計數器的最高位最終輸出用于控制4個(gè)不同的LED亮滅。由于這4個(gè)時(shí)鐘頻率都有一定的倍數關(guān)系，所以我們也很容易通過(guò)調整合理的計數器位寬，達到4個(gè)LED閃爍一致的控制?！　?nbsp; 　　cy4.v模塊代碼解析　　先來(lái)看cy4.v模塊的
關(guān)鍵字： FPGA PLL

聯(lián)發(fā)科掘金ASIC市場(chǎng)，領(lǐng)先業(yè)界去打造下一個(gè)增長(cháng)新引擎

　　憑借過(guò)去20年在SoC上的經(jīng)驗，聯(lián)發(fā)科技累積了豐富的IP和先進(jìn)的工藝制程，這為聯(lián)發(fā)科在A(yíng)SIC芯片市場(chǎng)打下很好的基礎，使得聯(lián)發(fā)科可以快速為大型客戶(hù)量身打造專(zhuān)用定制化芯片(ASIC)，去年聯(lián)發(fā)科ASIC團隊已順利搶下思科訂單，開(kāi)始與博通等國際廠(chǎng)商展開(kāi)競爭。　　4月24日，聯(lián)發(fā)科在其深圳分公司舉行媒體溝通會(huì )，向記者展示了業(yè)界首個(gè)7nm 56G PAM4 SerDes IP ASIC。聯(lián)發(fā)科技副總經(jīng)理暨智能設備事業(yè)群總經(jīng)理游人杰表示，ASIC將會(huì )是高速成長(cháng)的市場(chǎng)，未來(lái)幾年，希望ASIC芯片能扮演聯(lián)發(fā)科業(yè)
關(guān)鍵字：聯(lián)發(fā)科 ASIC

“FPGA加速”正進(jìn)入數據中心的主流應用

　　“英特爾現在的定位是以數據為中心的企業(yè)，而過(guò)去是PC平臺。”英特爾可編程解決方案事業(yè)部亞太區市場(chǎng)拓展經(jīng)理劉斌先生稱(chēng)。他是在近日舉行的“英特爾可編程解決方案新聞發(fā)布會(huì )”上說(shuō)此番話(huà)的。　　此次發(fā)布會(huì )主要介紹了三個(gè)內容：　　*采用英特爾PAC(可編程加速卡)的戴爾服務(wù)器現已大量上市;此外，富士通也在支持重點(diǎn)客戶(hù)使用。　　*通過(guò)免費的PAC加速堆棧，可在常見(jiàn)軟件開(kāi)發(fā)環(huán)境中提供通用硬件加速性能。　　*兩個(gè)應用案例：面向財務(wù)風(fēng)險分析和數據庫加速的
關(guān)鍵字： FPGA 英特爾

加速云基于FPGA的加速解決方案搞定高算力AI應用場(chǎng)景

人工智能（AI）和大數據的不斷發(fā)展帶來(lái)對超高計算力的需求，使得相應硬件組成和算法架構也在不斷創(chuàng )新中尋求突破，以達到新應用所需的計算能力。
關(guān)鍵字： FPGA，加速，AI，大數據

Arm/FPGA聯(lián)手發(fā)威　研華生產(chǎn)線(xiàn)大步邁入AI時(shí)代

　　人工智能(Artificial Intelligence, AI)無(wú)疑是近一兩年來(lái)科技產(chǎn)業(yè)內最熱門(mén)的話(huà)題，除了科技業(yè)巨頭無(wú)不大力投入之外，金融等服務(wù)業(yè)者對導入人工智能，也展現出強烈興趣。制造業(yè)對AI技術(shù)的關(guān)注，也不在話(huà)下，并且在相關(guān)關(guān)鍵技術(shù)逐漸到位的情況下，已開(kāi)始有實(shí)際導入動(dòng)作?！　〕珜е悄苤圃觳贿z余力的研華科技，除了為各行各業(yè)提供對應的先進(jìn)解決方案外，在自家生產(chǎn)在線(xiàn)也開(kāi)始逐步導入人工智能要素。比如機臺設備的狀態(tài)偵測/診斷、原物料/能源的使用狀況，乃至產(chǎn)品的品管流程等，均已逐步導入
關(guān)鍵字： Arm FPGA

工程師20年經(jīng)驗總結：ASIC芯片的成本計算

　　大規模集成電路芯片, 比如SoC(System on chip)，由多核CPU和GPU組成，用于智能手機主芯片、車(chē)載多媒體和導航系統，或者特定用途的集成電路芯片ASIC(Application specified integrated circuit)，用于電子控制模塊的信號處理，算法運行和控制執行部件，比如自動(dòng)泊車(chē)、啟動(dòng)安全氣囊、自動(dòng)駕駛的雷達信號分析等。這些芯片是未來(lái)數字化、智能化的核心元件。但是，它們的成本是怎樣構成? 客戶(hù)所能知道的就是半導體公司或芯片貿易商(Distributor)的報價(jià)。
關(guān)鍵字： ASIC 芯片

以太幣礦機ASIC芯片將面市？?jì)却娣矫婵赡軙?huì )面臨挑戰

ASIC以太幣礦機對內存要求很大，用常規DDR4沒(méi)有競爭力，省下的只是GPU的成本，但是要被內存制造商三星美光海力士等收割一波。
關(guān)鍵字：以太幣 ASIC

英特爾? FPGA 加速人工智能發(fā)展，助力深度學(xué)習應用于微軟必應智能搜索

　　人工智能 (AI) 正在革新各行各業(yè)，改變數據的管理和解釋方式，而且將幫助人們和企業(yè)更快地解決實(shí)際難題?！　〗裉斓?nbsp;微軟必應智能搜索(Intelligent Search)*新聞?wù)故玖擞⑻貭? FPGA(現場(chǎng)可編程門(mén)陣列)技術(shù)正如何有效支持全球最先進(jìn)的一些人工智能平臺。借助實(shí)時(shí)人工智能，必應 (Bing)搜索引擎不僅能夠提供標準搜索結果，還能滿(mǎn)足用戶(hù)的更多需求，幫助其快速了解所需知識和信息。必應智能搜索將提供答案而非網(wǎng)頁(yè)，支持系統理解詞語(yǔ)和詞
關(guān)鍵字：英特爾 FPGA

怎樣加速“深度學(xué)習”？GPU、FPGA還是專(zhuān)用芯片？

　　計算機發(fā)展到今天，已經(jīng)大大改變了我們的生活，我們已經(jīng)進(jìn)入了智能化的時(shí)代。但要是想實(shí)現影視作品中那樣充分互動(dòng)的人工智能與人機互動(dòng)系統，就不得不提到深度學(xué)習?！　∩疃葘W(xué)習　　深度學(xué)習的概念源于人工神經(jīng)網(wǎng)絡(luò )的研究。含多隱層的多層感知器就是一種深度學(xué)習結構。深度學(xué)習通過(guò)組合低層特征形成更加抽象的高層表示屬性類(lèi)別或特征，以發(fā)現數據的分布式特征表示?！　∩疃葘W(xué)習的概念由Hinton等人于2006年提出?；谏钚哦染W(wǎng)(DBN)提出非監督貪心逐層訓練算法，為解決深層結構相關(guān)的優(yōu)化難題帶來(lái)希望，隨后提出多層自動(dòng)編碼器深
關(guān)鍵字： GPU FPGA

CPU主頻比FPGA快，但為啥FPGA才可以加速？

　　CPU的主頻高達幾個(gè)GHz，FPGA的速率往往在幾百兆。但是，往往我們會(huì )說(shuō)FPGA會(huì )給CPU進(jìn)行加速?！　‰m然CPU主頻很高，但其是通用處理器，做某個(gè)特定運算(如信號處理，圖像處理)可能需要很多個(gè)時(shí)鐘周期;而FPGA可以通過(guò)編程重組電路，直接生成專(zhuān)用電路，加上電路并行性，可能做這個(gè)特定運算只需要一個(gè)時(shí)鐘周期?！　〖僭O我們用FPGA完整的實(shí)現了CPU，然后再跑軟件的話(huà)，的確比CPU慢。問(wèn)題是FPGA不會(huì )那么干，它會(huì )直指問(wèn)題本質(zhì)，解決問(wèn)題?！　?nbsp; 　　即使我們用FPGA實(shí)現一個(gè)CP
關(guān)鍵字： FPGA CPU

聽(tīng)大神聊FPGA設計：豁然開(kāi)朗

　　FPGA是可編程芯片，因此FPGA的設計方法包括硬件設計和軟件設計兩部分。硬件包括FPGA芯片電路、存儲器、輸入輸出接口電路以及其他設備，軟件即是相應的HDL程序以及最新才流行的嵌入式C程序。硬件設計是基礎，但其方法比較固定，本書(shū)將在第4節對其進(jìn)行詳細介紹，本節主要介紹軟件的設計方法?！　∧壳拔㈦娮蛹夹g(shù)已經(jīng)發(fā)展到SOC階段，即集成系統(Integrated System)階段，相對于集成電路(IC)的設計思想有著(zhù)革命性的變化。SOC是一個(gè)復雜的系統，它將一個(gè)完整產(chǎn)品的功能集成在一個(gè)芯片上，包
關(guān)鍵字： FPGA

“老司機”：我不推薦因找工作而學(xué)習FPGA

　　最近的幾篇論文都改好投出去了，希望后面有好的結果。暫時(shí)也就有點(diǎn)閑暇時(shí)間空出來(lái)了，好久沒(méi)有寫(xiě)技術(shù)文章來(lái)總結提煉一下了，今天難得就寫(xiě)一點(diǎn)?！　∶磕甑搅苏夜ぷ鞯臅r(shí)節，總會(huì )有很多迷茫的小本甚至是小碩在到處訊問(wèn)說(shuō)：我是不是應該去參加個(gè)培訓班，去學(xué)一門(mén)什么什么技術(shù)。然后學(xué)哪個(gè)比較好找工作一點(diǎn)，學(xué)哪個(gè)收入會(huì )高一點(diǎn)等等。每當這個(gè)時(shí)候就有很多抱著(zhù)就業(yè)目的的人來(lái)問(wèn)到底學(xué)什么技術(shù)好啊，哪個(gè)技術(shù)有前途啊，等等?！　∫话阍谶@個(gè)時(shí)候，我是不推薦這幫人去學(xué)習FPGA的。當然，并不是FPGA技術(shù)不好，也不是學(xué)FPGA技術(shù)沒(méi)有前途，而
關(guān)鍵字： FPGA SoC