<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> asic-to-fpga

用FPGA芯片實(shí)現高速異步FIFO的一種方法

  • 用FPGA芯片實(shí)現高速異步FIFO的一種方法-現代集成電路芯片中,隨著(zhù)設計規模的不斷擴大。一個(gè)系統中往往含有數個(gè)時(shí)鐘。多時(shí)鐘帶來(lái)的一個(gè)問(wèn)題就是,如何設計異步時(shí)鐘之間的接口電路。異步 FIFO(First In First Out)是解決這個(gè)問(wèn)題的一種簡(jiǎn)便、快捷的解決方案。
  • 關(guān)鍵字: FPGA  異步FIFO  

FPGA助力智能化人群監控系統

  • FPGA助力智能化人群監控系統-人群的監控與監測已經(jīng)成為當前的一個(gè)重要領(lǐng)域。政府和安全部門(mén)都已經(jīng)開(kāi)始尋求在公共場(chǎng)所智能監測人群的更先進(jìn)的方式,從而避免在來(lái)不及采取行動(dòng)之前檢測到任何異?;顒?dòng)。但是在有效達成這一目的之前還需要克服一些障礙。例如,如果需要一天 24 小時(shí)同時(shí)監測整個(gè)城市里所有可能的人群活動(dòng),僅靠全人工監測是不可能的,尤其在安裝有數千部 CCTV 攝像頭的情況下更是如此。
  • 關(guān)鍵字: FPGA  

盤(pán)點(diǎn)2017年半導體產(chǎn)業(yè)態(tài)勢:競爭加劇,中國力量崛起

  •   從主要半導體公司公布的第三季度財報預期來(lái)看,2017年無(wú)疑將成為豐收的一年,各分析機構也紛紛上調增長(cháng)預期,普遍認為2017年全球半導體產(chǎn)業(yè)增長(cháng)率至少在15%以上,這將是自2010年以后最好的年景。“全球半導體產(chǎn)業(yè)競爭加劇,中國半導體產(chǎn)業(yè)自主可控力量正在崛起。”中國半導體行業(yè)協(xié)會(huì )信息部主任任振川在IC China新聞發(fā)布會(huì )發(fā)言中指出,“我們希望通過(guò)年度盛會(huì )IC China能推進(jìn)中國半導體自主可控的崛起,以及加強與國際市場(chǎng)的開(kāi)放融合。”   宏觀(guān)2017年
  • 關(guān)鍵字: FPGA  物聯(lián)網(wǎng)  

基于A(yíng)RM和FPGA的嵌入式數控系統設計

  • 基于A(yíng)RM和FPGA的嵌入式數控系統設計-本文提出一種基于A(yíng)RM和FPGA的嵌入式數控系統設計方案。該系統將ARM運行速度快、計算精度高的優(yōu)點(diǎn)和FPGA內部邏輯的在線(xiàn)可重構性等特點(diǎn)相結合,提高了資源利用率和實(shí)時(shí)性,增強了數控系統的靈活性。
  • 關(guān)鍵字: ARM  FPGA  嵌入式  數控系統  

正規和臨時(shí)版本控制的EDA工具之間有何差異?

  • 正規和臨時(shí)版本控制的EDA工具之間有何差異?-對于任何一位電子工程師來(lái)說(shuō),版本控制都是一個(gè)強大的工具。Aberdeen Group在2011年的研究結果即是很好的證明。研究表明,61%的一流公司(或者行業(yè)中前20%的領(lǐng)先企業(yè))使用版本控制來(lái)管理PCB上的每個(gè)數據元素,這個(gè)數字比其他競爭對手高出2.5倍。
  • 關(guān)鍵字: EDA  Altium  PCB  FPGA  嵌入式軟件  

FPGA工程師:如何在FPGA中實(shí)現狀態(tài)機?

  • FPGA工程師:如何在FPGA中實(shí)現狀態(tài)機?-安全高效的狀態(tài)機設計對于任何使用FPGA的工程師而言都是一項重要技能。選擇Moore狀態(tài)機、Mealy狀態(tài)機還是混合機取決于整個(gè)系統的需求。無(wú)論選擇哪種類(lèi)型的狀態(tài)機,充分掌握實(shí)現方案所需的工具和技巧,將確保您實(shí)現最佳解決方案。本文主要介紹如何在FPGA中實(shí)現狀態(tài)機
  • 關(guān)鍵字: FPGA  狀態(tài)機  通信協(xié)議  控制器  FPGA教程  

如何利用嵌入式儀器調試SoC?

  • 如何利用嵌入式儀器調試SoC?-隨著(zhù)系統級芯片(SoC)的復雜度不斷提高,軟、硬件開(kāi)發(fā)融合所帶來(lái)的挑戰已經(jīng)不可小覷。這些功能強大的系統現在由復雜的軟件、固件、嵌入式處理器、GPU、存儲控制器和其它高速外
  • 關(guān)鍵字: FPGA  SoC  嵌入式  

單目攝像頭和FPGA的ADAS產(chǎn)品原型系統

  • 單目攝像頭和FPGA的ADAS產(chǎn)品原型系統-該原型由英特爾和地平線(xiàn)聯(lián)合開(kāi)發(fā)完成,基于地平線(xiàn)最新設計的一款低功耗深度神經(jīng)網(wǎng)絡(luò )處理器架構IP。分工上,英特爾提供了FPGA硬件平臺,地平線(xiàn)提供了實(shí)現在FPGA上的深度神經(jīng)處理器架構,
  • 關(guān)鍵字: 單目攝像頭  FPGA  ADAS  

工程師分享:基于FPGA的GPU原型優(yōu)化設計

  • 工程師分享:基于FPGA的GPU原型優(yōu)化設計-Synopsys所做的第一步是啟動(dòng)一個(gè)概念驗證項目。這個(gè)項目為Imagination的PowerVR Series6 GPU展示了基于FPGA的原型設計。
  • 關(guān)鍵字: FPGA  GPU  智能硬件  

基于FPGA的數字核脈沖分析器硬件設計解析

  • 基于FPGA的數字核脈沖分析器硬件設計解析-多道脈沖幅度分析儀和射線(xiàn)能譜儀是核監測與和技術(shù)應用中常用的儀器。
  • 關(guān)鍵字: 硬件設計  脈沖分析器  FPGA  

工程師深談ARM+FPGA的設計架構

  • 工程師深談ARM+FPGA的設計架構-最近學(xué)習了ARM+FPGA的設計架構,ARM和FPGA結構的通信大致可以分為兩種。
  • 關(guān)鍵字: FPGA  智能硬件  ARM  

利用可編程振蕩器增強FPGA應用

  • 利用可編程振蕩器增強FPGA應用-可編程時(shí)鐘振蕩器用作FPGA系統的時(shí)序參考,可提供一系列優(yōu)勢。其中首要優(yōu)勢是為了實(shí)現時(shí)鐘樹(shù)優(yōu)化而進(jìn)行高分辨率頻率選擇時(shí)所帶來(lái)的設計靈活性,另一個(gè)巨大優(yōu)勢是具有可以減少電磁干擾(EMI)的擴頻調制功能。
  • 關(guān)鍵字: DLL  PLL  FPGA  

基于FPGA多路冗余視覺(jué)信號的處理

  • 基于FPGA多路冗余視覺(jué)信號的處理-采用以FPGA作為核心處理器實(shí)現了對多路DVI視頻冗余信號的解碼、編碼實(shí)時(shí)處理以及輸出顯示,并且信號通道增加冗余設計,因而加強了系統的穩定性和可靠性。電路設計簡(jiǎn)潔,具有較強的靈活性和擴展性。通過(guò)實(shí)際測試結果表明,系統能夠流暢地對1600×1200分辨率,60 Hz刷新率,24位真彩色的高清視頻進(jìn)行實(shí)時(shí)處理,其系統可靠、穩定,實(shí)用性強。
  • 關(guān)鍵字: FPGA  圖像處理  DVI  

基于FPGA的軟硬件協(xié)同仿真加速技術(shù)

  • 基于FPGA的軟硬件協(xié)同仿真加速技術(shù)-在系統設計中,硬件復雜電路設計的調試與仿真工作對于設計者來(lái)說(shuō)十分困難。為了降低仿真復雜度,加快仿真速度,本文提出利用FPGA加速的思想,實(shí)現軟硬件協(xié)同加速仿真。經(jīng)過(guò)實(shí)驗,相對于純軟件仿真,利用軟硬件協(xié)同加速仿真技術(shù),仿真速度提高近30倍,大大縮短了仿真時(shí)間。
  • 關(guān)鍵字: FPGA  軟硬件協(xié)同仿真  仿真加速  

基于FPGA實(shí)現VGA的彩色圖片顯示

  • 基于FPGA實(shí)現VGA的彩色圖片顯示-VGA作為一種標準顯示接口,廣泛應用于各種智能控制的顯示終端。伴隨著(zhù)電子產(chǎn)業(yè)的不斷發(fā)展,尤其是高速圖像處理的發(fā)展對可以將實(shí)時(shí)圖像進(jìn)行高速處理有了更高的要求。這里根據VGA接口的原理,通過(guò)FPGA對VGA進(jìn)行控制,實(shí)現任一彩色圖像的顯示。通過(guò)采用FPGA設計VGA接口可以將要顯示的數據直接送到液晶顯示器,節省了計算機的處理過(guò)程,加快了數據的處理速度,節約了硬件成本。
  • 關(guān)鍵字: VGA  MATLAB  FPGA  
共6801條 50/454 |‹ « 48 49 50 51 52 53 54 55 56 57 » ›|

asic-to-fpga介紹

您好,目前還沒(méi)有人創(chuàng )建詞條asic-to-fpga!
歡迎您創(chuàng )建該詞條,闡述對asic-to-fpga的理解,并與今后在此搜索asic-to-fpga的朋友們分享。    創(chuàng )建詞條

熱門(mén)主題

ASIC-to-FPGA    樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>