信號路徑設計

信號路徑設計
 
美國國家半導體公司資深應用工程師   Kurt Rentel 與 Juergen Kuebnel

　　每當我們設計高速的混合信號系統時(shí)，我們最好先審視信號路徑的每一環(huán)節，詳細評估各區塊的信號失真程度。本文主要介紹輸入或接收器路徑的設計。發(fā)送器或輸出路徑的設計將會(huì )留待以后再詳細介紹。典型的接收器或儀表測量系統由信號傳感器、模擬信號處理區塊、數據轉換器、接口及數字處理區塊等多個(gè)不同環(huán)節組成 (參看圖 1)。但本文只集中討論輸入路徑設計的模擬及混合信號部分。我們必須小心挑選信號路徑的各個(gè)區塊，才可取得預期的成效。
 
規范系統性能的技術(shù)規格
 
　　若要系統能充分發(fā)揮其性能，系統便必須符合一定的技術(shù)規格，例如信號路徑所采用的主要元件必須符合有關(guān)要求，以便系統可以在性能、功耗、體積及是否容易使用等方面取得最理想的平衡。下文將會(huì )分析典型的雙信號路徑接收器設計的每一個(gè)環(huán)節 (參看圖 2)。接收器的兩條信號路徑都以傳感器為起點(diǎn)，接收器可以接受頻率高達 27 MHz 的直流電信號，并可為單端 200( 負載提供輸出。傳感器信號振幅介于 2mVpp 與 1Vpp 之間，而且兩條通道都無(wú)可避免有高頻干擾。按照系統規格的規定，即使最微弱的信號也必須比系統噪音高 6dB 以上，才可進(jìn)行正常的信號處理，而且即使最強的信號其振幅峰值也不應在信號路徑內被削平。在任何正常的應用情況下，這一電路設計的功耗都應盡量減至最少。 

選擇模擬/數字轉換器 

　　系統設計工程師確定了系統的技術(shù)規格之后，便可著(zhù)手挑選輸入信號路徑的核心元件—模/數轉換器。高速模/數轉換器有兩個(gè)重要的技術(shù)參數：即以位計的分辨度及采樣率。由于信號的振幅介于 2mVpp 與 1Vpp 之間或 54dB，加上即使最微弱的信號也必須比模/數轉換器的噪音高 6dB 以上，因此模/數轉換器的信噪比 (SNR) 必須不可低于 60dB (54dB + 6dB)。理論上，10 位模/數轉換器的信噪比可以高達 62dB，應該符合規定要求。但實(shí)際上，10 位模/數轉換器的信噪比根本無(wú)法達到這個(gè)理論上的最高水平。此外，信號路徑上的其他元件也會(huì )為系統添加噪音。系統設計工程師也希望能夠將模/數轉換器的輸入信號加以抑制，確保振幅無(wú)法達到其峰峰值的范圍，因為這樣可以避免出現過(guò)驅動(dòng)的現象。按照以上的分析，信噪比高達 68-70dB 的12 位轉換器應該是明智的選擇。
 
　　模/數轉換器的分辨度確定為 12 位之后，跟著(zhù)便要確定取樣率。以頻率高達 27 MHz 的直流電輸入信號為例來(lái)說(shuō)，取樣率必須不可低于 54 MSPS，因為只有這樣，模/數轉換器才可將整個(gè)頻率范圍內的信號轉為數字信號，確保有關(guān)信號不會(huì )與其他頻率混淆或重疊，以致出現錯誤解譯。許多有關(guān)模/數轉換器及取樣率的課本及應用技術(shù)資料都有討論頻率重疊或混淆的問(wèn)題。
 
　　此外，模/數轉換器還要符合另外兩個(gè)系統規定。由于這里討論的是雙通道的接收器系統，因此選用雙路模/數轉換器較為理想，而且功耗最好能夠減至最少。以下是最適用的模/數轉換器的技術(shù)規格：12 位的分辨度、54 MSPS 以上的取樣率、極低的功耗以及雙通道的格式。ADC12DL065 是其中一款符合這些標準的模/數轉換器芯片。這款 12 位的雙路模/數轉換器可以支持高達 65 MSPS 的取樣率，信噪比高達 69dB，而且功耗低至只有 360mW。
 
　　ADC12DL065模/數轉換器還有其他的優(yōu)點(diǎn)，工程師設計信號路徑的其他環(huán)節時(shí)，應該詳細考慮這些重要的技術(shù)參數。這里首先要介紹的是這款模/數轉換器的輸入信號的特性。這款芯片的整個(gè)差分信號輸入范圍是 2 Vpp，共模輸入電壓是 1.5 伏 (V)，而輸入電容是 8pF (參看圖 3)。此外，ADC12DL065 模/數轉換器的交流電特性也絕不遜色，不但信噪比極高，而且以 30MHz 的輸入信號來(lái)說(shuō)，無(wú)雜散信號動(dòng)態(tài)范圍 (SFDR) 可達 85dB，確保模/數轉換器所產(chǎn)生的假信號遠比要接收的信號小。雙路模/數轉換器的另一優(yōu)點(diǎn)是芯片內的兩條通道可以產(chǎn)生互動(dòng)作用。換言之，ADC12DL065 模/數轉換器的兩條輸入通道可以互相抑制來(lái)自對方的信號干擾，而且兩者之間的信號抑制率高達 90dB，因此兩條通道的信號不會(huì )互相干擾。
 
模擬信號調節區塊
 
　　跟著(zhù)我們便要為接收器系統設計模擬信號調節區塊，以便為模/數轉換器提供支持，確保轉換器可以充分發(fā)揮其性能。這是重要的區塊，負責執行多個(gè)不同的功能，其中包括濾波功能 (消除不受歡迎的高頻信號)、傳感器輸出的阻抗匹配功能、信號轉換功能 (將傳感器的單端信號轉為模/數轉換器的差分信號)、信號放大功能 (將信號電平提高至達到模擬/數字轉換器的輸入電壓范圍) 以及電平轉移功能 (確保模/數轉換器的共模輸入電平能夠相匹配)。系統設計工程師應小心挑選這一區塊的元件，以便盡量將元件數目減至最少。
 
　　由于系統內有部分高頻信號會(huì )對系統造成干擾而必須加以消除，而且進(jìn)入模/數轉換器的噪音也必須在帶寬上加以限制，因此這個(gè)電路設計必須采用設計簡(jiǎn)單的無(wú)源、單極性、低通濾波器，并將之置于放大器與模/數轉換器之間?；谝韵聝蓚€(gè)理由，我們?yōu)?32 MHz 的信號選用 3dB 的帶寬：
 
　　* 盡量確保頻率較高的輸入信號不會(huì )出現衰減
 
　　* 盡量確保頻率超出取樣率一半的噪音及不受歡迎信號不會(huì )與接收的頻率混淆或重疊一起
 
　　圖 4 所示的濾波器可以消除或減少信號混淆，因此一般都稱(chēng)之為抑制混淆信號濾波器 (參看圖 4)。若有需要，例如不受歡迎交流電信號的振幅較大而頻率較高，我們可能需要采用斜度較高的多極性濾波器，但以這個(gè)接收器系統來(lái)說(shuō)，單極性的濾波器已十分足夠。這是一款設計簡(jiǎn)單的阻容 (R-C) 濾波器，在電路圖中置于放大器之后，而阻容濾波器的參數可以留待放大器區塊的設計完成之后再加以確定。
 
如何選擇合適的放大器
 
　　系統設計工程師跟著(zhù)便要仔細研究模擬信號處理區塊的其中一個(gè)更為嚴格的技術(shù)要求—即單端/差分信號轉換的功能 (參看圖 5)。這個(gè)功能通常由變壓器負責執行，但由于信號頻率范圍已將直流電的信號頻率包括在內，因此變壓器無(wú)法支持這個(gè)功能，以致必須另外加設單端/差分信號放大器。這個(gè)放大器也可提供信號放大、電平轉移以及阻抗匹配等功能。
 
　　系統技術(shù)參數轉為放大器技術(shù)參數的整個(gè)過(guò)程大致上與模/數轉換器的挑選過(guò)程無(wú)異。高速放大器有多個(gè)主要的技術(shù)參數，其中包括帶寬、增益、噪音及失真。為免信號在傳送到模/數轉換器之前已出現衰減，放大器的帶寬最好比 27 MHz 信號帶寬大幾倍。由于模/數轉換器的全標度輸入是 2 Vpp，而最強的信號只有 1 Vpp，因此放大器只要有兩倍的增益，便可將 1 Vpp 的最強信號放大，達到與模/數轉換器的全標度輸入信號大致相同的水平。為免已放大的信號過(guò)驅動(dòng)模/數轉換器輸入端的信號及將其振幅削平，增益應設定為稍低的 1.8 倍。ADC12DL065 芯片的信噪比是 69dB。換言之，模/數轉換器的全部噪音只有 69dB，低于 2Vpp 的全標度輸入電平，亦即約 250 (Vrms。
 
　　放大器的輸出噪聲最低限度應該比這個(gè)數值小兩倍或低于 125 (Vrms。若為了抑制這些噪聲而特別為放大器制定有關(guān)噪聲電壓及電流方面的技術(shù)參數，我們便要將放大器輸出信號的帶寬及放大器的增益所產(chǎn)生的影響一一計算在內。抑制混淆信號濾波器的帶寬先前已確定為 32 MHz，輸入模/數轉換器的放大器噪聲帶寬也同樣設定為32MHz，而放大器的增益則設定為 1.8 倍。放大器本身的輸入電壓噪聲進(jìn)入模/數轉換器之后也成為輸入噪聲，這方面的噪聲可以根據以下公式計算出來(lái)：
 

    Vnadc = Vnamp * (BW * (1+增益) =
 

    Vnamp * (32 MHz * 2.8 < = 125 (Vrms
 

　　因此放大器的輸入噪聲(Vnamp)必須小于 8 nV/(Hz。差分信號放大器的輸入電流也有可能產(chǎn)生噪聲，若放大器四周的電阻值一經(jīng)設定之后，來(lái)自差分信號放大器的噪聲最后便會(huì )受到控制。失真并不是這個(gè)系統的一個(gè)重要技術(shù)參數，但放大器的失真程度應該與模/數轉換器的失真程度在同一范圍。每一通道應該各有一個(gè)放大器，以便簡(jiǎn)化個(gè)人電腦電路板的布局設計，以及更有效抑制兩個(gè)放大器之間的輸入信號的高頻干擾。
 
　　以下是單端/差分信號放大器的技術(shù)規格：若增益為 1.8 倍，帶寬便要高達 80MHz 以上；輸入噪聲不可超過(guò) 8 nV/(Hz；以及失真必須受到 70dB 以上的抑制。NS的全新 LMH6550 差分高速運算放大器完全符合以上的規定。這款放大器的增益帶寬積達 400MHz，因此若增益為 1.8 倍，放大器的帶寬可達 140MHz (400 MHz / (1 + 1.8))。LMH6550 芯片的輸入電壓噪聲是 6 nV/(Hz，比規定的 8 nV/(Hz 更優(yōu)勝，若以 20MHz 2 Vpp 的信號為例來(lái)說(shuō)，這款放大器只有 70dB 的失真 (典型值)，失真程度與模擬/數字轉換器大致相同。
 
　　我們只要挑選幾個(gè)合適的外接增益及反饋電阻，便可按照幾條簡(jiǎn)單的公式，將 LMH6550 這一類(lèi)差分信號運算放大器的一系列增益及輸入阻抗分別加以設定。放大器的理想增益是 1.8 倍，而理想的輸入電阻是 200(。
 

　　有關(guān)的電阻值可按照以下的公式選定：
 

Rin = Rs = 200(
 

Rg = Rin / (1 + 增益) = 200( / (1 + 1.8) = 71.4(
 

Rf = 增益 x (Rg + Rs) = 1.8 x (71.4( + 200() = 488.5(
 

Rm = Rg + Rs = (71.4( + 200() = 271.4(
 

　　我們可以根據上述電阻值計算出放大器輸入噪音電流所產(chǎn)生的噪聲，結果顯示放大器噪聲主要來(lái)自先前已計算出來(lái)的電壓噪聲，因此輸入噪聲電流所產(chǎn)生的噪聲只有微不足道的影響。
 
　　由于放大器的有關(guān)參數及特性已全部確定，因此我們可以為抑制混淆信號濾波器之內的電阻及電容分別選定其數值，濾波器的理想截止頻率是 32MHz。以下是計算截止頻率的公式：
 

Fc = 1 / (2(*Ro*(Co + Cadc*2))
 

　　LMH6550 的數據表載列一款抑制混淆信號濾波器，其中所列的截止頻率為 50MHz，而建議采用的 Ro 電阻為 56(。這里介紹的這款電路設計便采用這個(gè) Ro 電阻值，而 Co 電容值也會(huì )根據 32MHz 的截止頻率作出調整。
 

Co = 1 / (2(*Ro*Fc) - Cadc*2) = 1 / (2(*56(*32MHz) - 8pF*2 = 72.8pF
 

　　上述電阻值及電容值全部都可略加調整，以便可以采用更常用的數值。
 
　　最后，放大器還需提供信號電平轉移這個(gè)重要的功能，以便將信號電平調節至與模擬/數字轉換器共模輸入電壓相若的水平。此外，共模電壓的調節也很容易，我們只要利用 LMH6550 芯片，并將要求的共模電壓 (亦即 ADC12DL065 的參考輸出引腳的 1.5 伏電壓) 輸入放大器的 Vcm 輸入端，便可調節共模電壓。放大器輸出共模電壓最后會(huì )調節至 1.5 伏，與模擬/數字轉換器的輸入共模電壓相若。
 
結語(yǔ)
 
　　系統設計工程師只要小心檢視信號路徑設計的每一個(gè)環(huán)節，便可為每一環(huán)節挑選適合的元件，確保系統設計具有高性能、低功率及體積小巧的優(yōu)點(diǎn)，能夠符合原本設計的所有要求 (參看圖 6)。 LMH6550 放大器及 ADC12DL065 模/數轉換器都適用于以上介紹的一類(lèi)信號路徑，而且兩者在操作時(shí)可以發(fā)揮相輔相成的作用，令這類(lèi)信號路徑設計既簡(jiǎn)單又容易實(shí)行。事實(shí)上，只有采用過(guò)這款電路設計進(jìn)行測試的工程師才會(huì )真正了解其中的優(yōu)點(diǎn)。多個(gè)實(shí)際的測試都證明這款電路能夠在任何工作情況下發(fā)揮預期或比預期更好的性能。