成本上升，芯片制造該何去何從？

　　隨著(zhù)芯片制造成本的不斷上升和復雜性的不斷增加，使得今年成為了半導體產(chǎn)業(yè)合并和尋找替代性技術(shù)創(chuàng )記錄的一年。工程師們在IEEE S3S會(huì )議上肯定聽(tīng)說(shuō)了許多的合并傳聞，包括絕緣硅、亞閾值電壓設計、單片3D集成以及行業(yè)重組等。

　　今年到目前為止芯片公司已經(jīng)完成了23筆收購交易，這要比過(guò)去兩年的總和還多，摩根士丹利公司半導體投資銀行全球負責人Mark Edelstone透露。他同時(shí)預測今年的全球并購交易總值很可能從174億美元增加到近300億美元。

　　“情況真的是破記錄了?！彼赋?，并提到了至今較大的整合案例——英飛凌和國際整流器公司以及安華高和LSI公司?！斑@個(gè)趨勢將繼續，今后幾年將是非常繁忙的并購時(shí)期?！?/p>

?

?

　　圖1：2014年發(fā)生的半導體并購交易量已經(jīng)超過(guò)過(guò)去兩年的總和。

　　較低的資本成本正在所有行業(yè)掀起并購浪潮，而制造芯片成本和復雜性的上升助推了半導體行業(yè)的并購。制造一個(gè)20nm芯片的成本需要5300萬(wàn)美元，制造28nm芯片的成本是3600萬(wàn)美元，到16/14nm節點(diǎn)時(shí)成本還將出現質(zhì)的飛躍，Edelstone表示。

　　“在這樣的投資規模下要想賺錢(qián)需要非常大的市場(chǎng)，這對半導體行業(yè)的發(fā)展將帶來(lái)巨大的影響。到16/14 nm的FinFET時(shí)代，每個(gè)門(mén)的成本還將上升，這將顯著(zhù)地改變半導體行業(yè)現狀——事實(shí)表明，規模決定成敗?！?/p>

　　多位發(fā)言人一致認為單個(gè)晶體管的成本在整個(gè)行業(yè)中還在不斷上升。不過(guò)Intel公司在今年9月份透露，其14nm FinFET工藝將支持更低的每晶體管成本。

　　14/16nm FinFET節點(diǎn)代表了今后發(fā)展的主流方向，但完全耗盡型和特薄絕緣硅工藝也有機會(huì )，GlobalFoundries公司產(chǎn)品經(jīng)理Michael Medicino表示。

　　一 些對成本敏感的移動(dòng)芯片因為成本原因會(huì )避免采用14nm和10nm FinFET節點(diǎn)，而且時(shí)間可能長(cháng)達4至6年。絕緣硅(SOI)提供了另外一種替代方案，它可以達到20nm塊晶體管的性能，成本則接近28nm聚合物晶 體管，不過(guò)他認為在市場(chǎng)壓力下所有塊晶體管成本還會(huì )進(jìn)一步下降。

　　Mendicino預計絕緣硅替代技術(shù)在今后三年中可能占據10%的代工業(yè)務(wù)份額，不過(guò)他強調這只是猜測?！叭旰笤賳?wèn)我吧?！彼粺o(wú)俏皮地說(shuō)。

　　在一次單獨的交談中，聯(lián)發(fā)科公司高性能處理器技術(shù)總監Alice Wang介紹了亞閾值設計的例子。他們的雄心壯志是推動(dòng)芯片達到漏電流和動(dòng)態(tài)能量交匯的最小能量點(diǎn)，這是在她的博士論文和ISSCC 2004論文中提出的一個(gè)概念。

　　工程師們已經(jīng)向這個(gè)艱巨的目標努力了近一年。他們接下來(lái)面臨的挑戰是提供仍然能夠完成有意義的工作、可靠并且具有最小開(kāi)銷(xiāo)的芯片，Alice指出。

　　大規模并行架構可以幫助提供超低功耗芯片在媒體處理任務(wù)中有所作為所需的性能。時(shí)序收斂方面的新方法與新工具可以解決一些可靠性和開(kāi)銷(xiāo)問(wèn)題，她表示。

　　“我認為現在是超低電壓(ULV)成為我們日常生活一部分的時(shí)候了?！彼谔岬桨l(fā)展中市場(chǎng)出現的可佩戴和設計問(wèn)題時(shí)指出?！笆澜缟线€有大約13億人還沒(méi)有電力供應……因此能量是新興市場(chǎng)面臨的真正關(guān)鍵的挑戰?！?/p>

?

?

　　圖2：下一代絕緣硅能以28nm聚合物晶體管的價(jià)格提供20nm的性能。

　　此次大會(huì )的組織者Zvi Or-Bach特別提到了會(huì )議期間舉辦的兩次小組討論會(huì )，會(huì )中討論了如何擴展目前正在最新閃存芯片中采用的單片3D設計種類(lèi)。

　　在其中一個(gè)討論會(huì )中，來(lái)自CEA-Leti公司和意法半導體公司的研究人員介紹了單片3D集成技術(shù)，這是應對2D芯片縮放不斷上升的成本而開(kāi)發(fā)的一種替代性技術(shù)。他們在一個(gè)FPGA案例研究中發(fā)現，這種技術(shù)與傳統堆棧結構相比可以減小55%的面積。研究報告中寫(xiě)道：

　　單 片3D集成技術(shù)旨在按上下順序一個(gè)接一個(gè)地處理晶體管。然而，它的實(shí)現面臨著(zhù)許多挑戰，比如能夠在溫度低于600℃的情況下實(shí)現高性能的頂部晶體管、以便 在頂部堆棧式FET制造過(guò)程中防止底部FET出現性能劣化……固定相位外延再生長(cháng)已證明其效率包含600℃左右的熱預算，而且向下變化時(shí)也有望具有高效 率。

　　另外，EV Group和尼康公司代表分享了用于綁定和對準系統的新功能細節，它們能夠避免當前3D芯片堆棧中使用的硅通孔的高成本和高復雜性。

　　EV Group公司介紹了綁定對準精度為200nm或以下的一個(gè)演示例子。Nikon介紹了一種新的EGA精密晶圓綁定技術(shù)，“它可以獲得好于250nm的穩定度和更高對準精度……可以用來(lái)制造未來(lái)的3D IC，如DRAM、MPU和圖像傳感器?！?/p>