Cadence IP組合和工具支持臺積電新的超低功耗平臺

　　全球知名的電子設計創(chuàng )新領(lǐng)導者Cadence設計系統公司今日宣布其豐富的IP組合與數字和定制/模擬設計工具可支持臺積電全新的超低功耗(ULP)技術(shù)平臺。該ULP平臺涵蓋了提供多種省電方式的多個(gè)工藝節點(diǎn)，以利于最新的移動(dòng)和消費電子產(chǎn)品的低功耗需求。

　　為加速臺積電超低功耗平臺的技術(shù)發(fā)展，Cadence將包括存儲器、接口及模擬功能的設計IP遷移到此平臺。使用Cadence TensilicaÒ數據平面處理器，客戶(hù)可以從超低功耗平臺受益于各種低功耗DSP應用，包括影像、永遠在線(xiàn)的語(yǔ)音、面部識別和基帶處理。另外，在支持超低功耗設計方面，Cadence的工具組合囊括了數字、模擬、定制及混合信號IC設計的所有產(chǎn)品。

　　“低功耗的移動(dòng)和消費產(chǎn)品要建立持續的領(lǐng)先優(yōu)勢，客戶(hù)必須具備高效能處理技術(shù)就如我們的超低功耗技術(shù)平臺，”臺積電設計基礎架構市場(chǎng)部資深總監李碩表示：“示部設計功耗技對這一技術(shù)的支持，使我們能為雙方共同的客戶(hù)提供一個(gè)完整的設計工具和IP的生態(tài)系統，推動(dòng)并加速設計創(chuàng )的發(fā)展。”

　　Cadence高級副總裁兼首席策略官徐季平指出：“臺積電的超低功耗平臺是當今消費電子產(chǎn)品設計應對高效能源挑戰邁出的非常重要的一步。我們在此超低功耗平臺上的早期投資和我們與臺積電的長(cháng)期合作使Cadence得以迅速地提供新一代消費電子產(chǎn)品設計所需要的IP和工具。”