搶奪臺積電2nm代工訂單有多難？

半導體代工廠(chǎng)在 3nm 生產(chǎn)線(xiàn)開(kāi)始為客戶(hù)量產(chǎn)后不久，就開(kāi)始在 2nm 工藝上展開(kāi)競爭。三星在 2022 年 6 月率先生產(chǎn)出采用全柵極 (GAA) 架構的 3nm 晶圓，這值得借鑒。

兩年過(guò)去了，三星想要以 GAA 超越臺積電的雄心壯志并未奏效，三星既沒(méi)有獲得客戶(hù)的大批量訂單，又在先進(jìn)制程上遭遇英特爾和臺積電的雙重打擊。

盡管三星為 AMD 提供 3nm 制程服務(wù)的傳聞已久，但 AMD CEO Lisa Su 在 2024 年臺北國際電腦展的發(fā)布會(huì )上強調，公司仍在與臺積電合作。從臺積電聯(lián)席首席運營(yíng)官 YJ Mii 和 AMD CTO Mark Papermaster 最近的對話(huà)中，不難看出，搶奪競爭對手的先進(jìn)制程訂單有多么困難。

先進(jìn)制程凸顯出傳統的微縮方法已不再足夠，代工廠(chǎng)已無(wú)法再通過(guò)閉門(mén)造車(chē)的方式實(shí)現 2nm 甚至更先進(jìn)的制程。相反，正如 Papermaster 所說(shuō)，臺積電對設計-技術(shù)協(xié)同優(yōu)化 (DTCO) 的重視發(fā)揮了更重要的作用。

Papermaster 表示，自 2010 年代以來(lái)，代工廠(chǎng)和 IC 設計人員之間的傳統合作模式已經(jīng)變得越來(lái)越不夠，他強調臺積電對 DTCO 的重視可以幫助客戶(hù)以各種方式充分利用他們的晶圓。

DTCO，顧名思義，是對設計和工藝技術(shù)的綜合優(yōu)化，以提高性能、功率效率、芯片密度和成本。臺積電此前曾表示，工藝研發(fā)團隊和設計研發(fā)團隊必須從一開(kāi)始就合作，為下一代技術(shù)優(yōu)化設計技術(shù)協(xié)同效應，探索設計創(chuàng )新和工藝能力的可能性。

DTCO 有助于識別過(guò)于極端和毫無(wú)價(jià)值的工藝路線(xiàn)，聚焦客戶(hù)需求，減輕開(kāi)發(fā)壓力；另一方面，DTCO 可以幫助客戶(hù)在性能、功耗、晶圓面積之間找到平衡，而這是單純依靠工藝小型化難以實(shí)現的；此外，DTCO 有助于發(fā)揮單節點(diǎn)的技術(shù)潛力。

DTCO 還全面審視晶圓器件如何相互作用以及如何同時(shí)滿(mǎn)足多種要求，并敦促代工廠(chǎng)尋找制造晶圓器件的新方法，以推動(dòng)從平面晶體管到 FinFET 晶體管關(guān)鍵元件的轉變。這些探索和工程經(jīng)驗將影響 GAA 晶體管和 CFET 晶體管的推出時(shí)機。

在交流中，Yujie Mee 也提到了 2nm 的難度，以及隨著(zhù)先進(jìn)制程規模擴大，規?？s小的挑戰性也隨之增大，但他認為，2nm 之后仍有成長(cháng)空間，而成功的關(guān)鍵在于客戶(hù)的合作。

Papermaster 和 Yujie Mee 之間的對話(huà)也強調了隨著(zhù) GAA 的引入，DTCO 的重要性日益增加。

GAA 晶體管架構可以轉化為更高的性能、更低的功耗以及更優(yōu)化的芯片設計。三星在 3nm 時(shí)代率先引入 GAA 之后，如果能找到一個(gè)設計與工藝雙向合作的長(cháng)期合作伙伴，無(wú)疑可以在獲得更好的 GAA 晶體管良率方面領(lǐng)先一步。

AMD 于 2018 年從格芯轉向臺積電，以制造其 7 nm 以下的芯片。AMD 團隊很早就與臺積電合作了 Zen 架構工藝藍圖。AMD 最近在 Computex 上發(fā)布了 Zen 5 CPU，但它已確認最早在 2022 年采用 4 納米和 3 納米技術(shù)，其與臺積電的 DTCO 工藝應該會(huì )更早發(fā)生。

臺積電 2nm 進(jìn)程

臺積電在其 2024 年北美技術(shù)研討會(huì )上提供了有關(guān)其即將推出的工藝技術(shù)的幾項重要更新。從總體上看，臺積電的 2 納米計劃基本保持不變：該公司有望在 2025 年下半年開(kāi)始在其第一代 GAAFET N2 節點(diǎn)上批量生產(chǎn)芯片，而 N2P 將在 2026 年底接替 N2，盡管沒(méi)有之前宣布的背面供電功能。同時(shí)，整個(gè) N2 系列將增加臺積電的全新 NanoFlex 功能，該功能允許芯片設計人員混合和匹配來(lái)自不同庫的單元，以?xún)?yōu)化性能、功率和面積 (PPA)。

此次發(fā)布會(huì )的一項重要公告是臺積電的 NanoFlex 技術(shù)，該技術(shù)將成為該公司完整的 N2 系列生產(chǎn)節點(diǎn)（2 納米級、N2、N2P、N2X）的一部分。NanoFlex 將使芯片設計人員能夠在同一塊設計中混合和匹配來(lái)自不同庫（高性能、低功耗、面積高效）的單元，從而使設計人員能夠微調其芯片設計以提高性能或降低功耗。

臺積電當代的 N3 制造工藝已經(jīng)支持類(lèi)似的功能 FinFlex，該功能還允許設計人員使用來(lái)自不同庫的單元。但由于 N2 依賴(lài)于全柵 (GAAFET) 納米片晶體管，因此 NanoFlex 為臺積電提供了一些額外的控制：臺積電可以?xún)?yōu)化通道寬度以提高性能和功率，然后構建短單元（以提高面積和功率效率）或高單元（以提高 15% 的性能）。

說(shuō)到時(shí)間，臺積電的 N2 將于 2025 年進(jìn)入風(fēng)險生產(chǎn)，并于 2025 年下半年進(jìn)入大批量生產(chǎn) (HVM)，因此看起來(lái)我們將在 2026 年看到 N2 芯片出現在零售設備中。

與 N3E 相比，臺積電預計 N2 將在相同功率下將性能提高 10% 至 15%，或在相同頻率和復雜度下將功耗降低 25% 至 30%。至于芯片密度，該代工廠(chǎng)正在考慮將密度提高 15%，以當代標準來(lái)看，這是一個(gè)很好的擴展程度。

繼 N2 之后，性能增強型 N2P 和電壓增強型 N2X 將于 2026 年問(wèn)世。盡管臺積電曾表示 N2P 將在 2026 年增加背面供電網(wǎng)絡(luò ) (BSPDN)，但看起來(lái)情況并非如此，N2P 將使用常規供電電路。原因尚不清楚，但看起來(lái)該公司決定不為 N2P 添加昂貴的功能，而是將其保留到下一代節點(diǎn)，該節點(diǎn)也將于 2026 年底向客戶(hù)提供。

N2 仍有望在電源方面實(shí)現一項重大創(chuàng )新：超高性能金屬-絕緣體-金屬 (SHPMIM) 電容器，這些電容器的加入是為了提高電源穩定性。SHPMIM 電容器的容量密度是臺積電現有超高密度金屬-絕緣體-金屬 (SHDMIM) 電容器的兩倍多。此外，與上一代產(chǎn)品相比，新的 SHPMIM 電容器的薄層電阻 (Rs，單位為歐姆/平方) 和通孔電阻 (Rc) 降低了 50%。