臺積電CEO秘訪(fǎng)ASML，High-NA EUV光刻機競賽提前打響？

5月26日，臺積電舉辦“2024年技術(shù)論壇臺北站”的活動(dòng)，臺積電CEO魏哲家罕見(jiàn)的沒(méi)有出席，原因是其秘密前往荷蘭訪(fǎng)問(wèn)位于埃因霍溫的ASML總部，以及位于德國迪琴根的工業(yè)激光專(zhuān)業(yè)公司TRUMPF。

ASML CEO Christophe Fouquet和其激光光源設備供應商TRUMPF CEO Nicola Leibinger-Kammüller近日通過(guò)社交媒體透露了魏哲家秘密出訪(fǎng)的行蹤。Christophe Fouquet表示他們向魏哲家介紹了最新的技術(shù)和新產(chǎn)品，包括High-NA EUV設備將如何實(shí)現未來(lái)的半導體微處理技術(shù)。

此前報道，臺積電計劃2026年下半年量產(chǎn)1.6nm制程工藝（A16）之后引入High-NA EUV光刻機。魏哲家對ASML總部的秘密訪(fǎng)問(wèn)讓人頗感意外，可能與臺積電目前正在考慮如何實(shí)現更先進(jìn)的工藝技術(shù)有關(guān)。

臺積電業(yè)務(wù)開(kāi)發(fā)資深副總經(jīng)理張曉強于5月14日出席在阿姆斯特丹舉辦的技術(shù)研討會(huì )上表示：“ASML的High-NA EUV太貴了，我非常喜歡High-NA EU的能力，但不喜歡它的價(jià)格”。High-NA EUV光刻機的價(jià)格約為3.5億歐元，相比之下，現有的EUV光刻機價(jià)格約為1.7億歐元。

根據臺積電的既定計劃，A16工藝節點(diǎn)不需要使用High-NA EUV光刻機，現有的舊款EUV設備能夠完成。雖然臺積電公開(kāi)表示A16將不會(huì )采用High-NA EUV光刻機，但是本次的密訪(fǎng)動(dòng)作似乎顯示對這一明確的立場(chǎng)有了新的想法，有可能會(huì )修正其既定計劃，提前導入High-NA EUV光刻機進(jìn)行試驗和學(xué)習。臺積電何時(shí)使用ASML的最新技術(shù)將取決于何時(shí)最具成本效益，以及技術(shù)成熟度的平衡點(diǎn)。

為什么需要High-NA光刻機？

從早期的深紫外光刻機（DUV）起步，到后來(lái)的極紫外光刻機（EUV）以其獨特的極紫外光源和更短的波長(cháng)，再到如今的高數值孔徑光刻機（High-NA）正式登上舞臺，為制造更小、更精密的芯片提供了可能。

光刻分辨率（R）主要由三個(gè)因數決定，分別是光的波長(cháng)（λ）、光可穿過(guò)透鏡的最大角度（鏡頭孔徑角半角θ）的正弦值（sinθ）、折射率（n）以及系數k1有關(guān)。而為了減小可光刻的最小特征的尺寸（稱(chēng)為臨界尺寸 , CD），可以通過(guò)調整兩個(gè)主要的參數：光的波長(cháng)λ和數值孔徑NA。

進(jìn)入EUV世代則對波長(cháng)參數進(jìn)行重大調整 —— 使用13.5nm光，而最高分辨率DUV系統則使用193nm光。改變波長(cháng)之后再進(jìn)一步提升EUV光刻機的分辨率就要從NA指標上下手了，“NA”即光學(xué)系統的數值孔徑，表示光線(xiàn)的入射角度，使用更大的NA透鏡可以打印出更小的結構。

目前ASML已經(jīng)開(kāi)始交付的首款High-NA EUV系統數值孔徑已經(jīng)由傳統EUV的0.33提升到了0.55，分辨率也由13.5nm提升到了8nm，可以實(shí)現16nm的最小金屬間距，對于2nm以下制程節點(diǎn)將非常有用。另外，在生產(chǎn)效率方面，High-NA EUV系統每小時(shí)可光刻超過(guò)185個(gè)晶圓，與已在大批量制造中使用的EUV系統相比還有所增加。ASML還制定了到2025年將新一代High-NA EUV系統（EXE:5200）的生產(chǎn)效率提高到每小時(shí)220片晶圓的路線(xiàn)圖。

英特爾希望在2nm領(lǐng)域拔得頭籌

為了在先進(jìn)制程技術(shù)上重回領(lǐng)先地位，英特爾已經(jīng)率先斥巨資拿下了ASML的首批High-NA EUV光刻機，預計先在即量產(chǎn)的Intel 18A制程節點(diǎn)上進(jìn)行驗證和學(xué)習，然后再將High-NA EUV光刻機應用于Intel 14A制程的量產(chǎn)。

上個(gè)月英特爾晶圓代工（Intel Foundry）宣布，已在美國俄勒岡州希爾斯伯勒的英特爾半導體技術(shù)研發(fā)基地完成了業(yè)界首臺High-NA EUV光刻機組裝工作。隨后開(kāi)始在Fab D1X進(jìn)行校準步驟，為未來(lái)工藝路線(xiàn)圖的生產(chǎn)做好準備。

2011年英特爾首發(fā)了FinFET工藝，22nm FinFET工藝當時(shí)遠超臺積電、三星的28nm，技術(shù)優(yōu)勢可謂是遙遙領(lǐng)先，然而在14nm節點(diǎn)之后，英特爾接連遭受了重創(chuàng )，無(wú)法跟上臺積電推出10nm、7nm和5nm工藝的節奏。從14nm到10nm的艱難量產(chǎn)，讓英特爾在2021年提出IDM2.0戰略，打破“自家芯片自家造”的傳統，將芯片生產(chǎn)獨立運營(yíng)出來(lái)：對外開(kāi)放自己的代工服務(wù)，同時(shí)擴大采用第三方代工產(chǎn)能。

目前，英特爾代工（由制造部門(mén)組成）和英特爾產(chǎn)品（由產(chǎn)品業(yè)務(wù)部門(mén)組成）之間建立了代工關(guān)系。這不僅是一次簡(jiǎn)單的結構重組，更是對未來(lái)戰略方向的明確宣示，體現了英特爾向代工運營(yíng)模式即Intel Foundry的轉變，實(shí)現到2030年成為全球第二大代工廠(chǎng)的目標。目前英特爾正在不斷加強代工基礎設施建設，計劃未來(lái)5年投資1000億美元擴大先進(jìn)芯片制造能力。

值得注意的是，盡管英特爾雄心勃勃，但由于四年五個(gè)節點(diǎn)及路線(xiàn)演進(jìn)、生態(tài)構建和產(chǎn)能擴建等巨額的投入，其代工業(yè)務(wù)去年營(yíng)收同比下降31.2%至189億美元，經(jīng)營(yíng)虧損70億美元，同比擴大34.6%。對英特爾來(lái)說(shuō)，芯片制造能力是獨有的優(yōu)勢，但也意味著(zhù)高投入和沉重的負擔，晶圓廠(chǎng)建置成本極高。根據機構估算，建造一座月產(chǎn)量在5萬(wàn)片晶圓的2nm工廠(chǎng)需要的成本約為280億美元，而同樣產(chǎn)能的3nm工廠(chǎng)的成本約為200億美元。

2024年有可能將是英特爾芯片制造業(yè)務(wù)經(jīng)營(yíng)虧損最嚴重的一年，從今年一季度財報來(lái)看，該業(yè)務(wù)運營(yíng)虧損25億美元，幾乎是上一季度的兩倍?！八哪晡鍌€(gè)制程節點(diǎn)”計劃的啟動(dòng)成本達到頂峰，而且大部分產(chǎn)量都在EUV之前的工藝節點(diǎn)上，經(jīng)濟性缺乏競爭力。然而隨著(zhù)完成“四年五個(gè)制程節點(diǎn)”計劃，實(shí)現制程工藝重回領(lǐng)先地位，通過(guò)產(chǎn)量組合轉向領(lǐng)先的EUV節點(diǎn)，運營(yíng)利潤率預計將得到提升。

臺積電選擇平衡成本和技術(shù)

按照半導體行業(yè)的摩爾定律，集成電路可容納的晶體管數目，每隔18個(gè)月便會(huì )增加一倍，性能相應也增加一倍。臺積電董事長(cháng)劉德音最近在IEEE網(wǎng)站上署名發(fā)表文章，把半導體行業(yè)過(guò)去50年縮小芯片尺寸的努力比作“在隧道中行走”。如今距離摩爾定律的極限越來(lái)越近，行業(yè)已經(jīng)走到隧道的盡頭，半導體技術(shù)將變得更加難以發(fā)展，2nm將會(huì )是芯片巨頭搶灘的關(guān)鍵一戰。

相比于激進(jìn)的英特爾，臺積電卻依舊“淡定”，公開(kāi)表示其現擁有的低噪點(diǎn)EUV光刻機陣容可以支持生產(chǎn)到2026年。在前不久臺積電舉辦的2024年北美技術(shù)論壇，臺積電首次公布了A16制程工藝，并透露A16制程工藝不需要采用下一代High-NA EUV光刻機。

臺積電讓現有EUV發(fā)揮“余熱”，通過(guò)提高生產(chǎn)效率的多重掩模和先進(jìn)的基于納米片的晶體管設計，找到了實(shí)現1.6nm的途徑。盡管相對工藝步驟多、周期長(cháng)、成本高，但采用高NA光刻機可能風(fēng)險更大，臺積電應是認為采用原有的EUV更為經(jīng)濟且可行，在成本和技術(shù)之間尋求了平衡。

臺積電于2019年開(kāi)始在其N(xiāo)7+工藝上使用EUV，通過(guò)優(yōu)化EUV曝光劑量及其使用的光刻膠，改進(jìn)光罩薄片延長(cháng)壽命、提升產(chǎn)量、降低缺陷率等等，如今光刻機數量增加了十倍，但晶圓產(chǎn)出是2019年的30倍，且仍將持續改進(jìn)，這也成為其未來(lái)支撐1.6nm工藝的重要支柱。

臺積電A16工藝將結合GAAFET與背面供電，以提升邏輯密度和能效。與N2P相比，A16工藝芯片預計在相同電壓和復雜度下性能提升8%-10%，在相同頻率和晶體管數量下功耗降低15%-20%，且密度將提升1.1倍。

在之前的2nm節點(diǎn)，臺積電已全面導入GAAFET晶體管技術(shù)，因而其1.6nm工藝更突出的特征還在于背面供電。作為繼工藝縮進(jìn)、3D封裝后第三個(gè)提高芯片晶體管密度和能效的革新之一，背面供電不僅是半導體工藝創(chuàng )新的重要發(fā)展方向之一，也成為先進(jìn)工藝比拼的新“競技場(chǎng)”。

有分析稱(chēng)，臺積電的背面供電盡管比英特爾推出晚了一兩年，但其新型超級電源軌BSPDN技術(shù)將背面電源網(wǎng)絡(luò )直接連接到每個(gè)晶體管的源極和漏極，比英特爾PowerVia與晶體管開(kāi)發(fā)分開(kāi)的方案更為復雜，在面積縮放層面更為有效。

此前ASML首次財務(wù)官Roger Dassen在接受采訪(fǎng)時(shí)表示，High-NA EUV光刻機可以避免制造上雙重或四重曝光帶來(lái)的復雜性，在邏輯和存儲芯片方面是最具成本效益的解決方案，對于提高制程效率和性能方面具有巨大潛力。由于計劃會(huì )根據現有技術(shù)的表現以及其他市場(chǎng)因素而改變，所以臺積電最后也可能會(huì )改變引入High-NA EUV光刻技術(shù)的時(shí)間點(diǎn)。

但是引入High-NA EUV光刻機也需要解決相應的挑戰，如可以支持光子散粒噪聲和生產(chǎn)力要求的光源、滿(mǎn)足0.55NA小焦點(diǎn)深度的解決方案、計算光刻能力、掩膜制造和計算基礎設施包括新型材料等等，加上一定的調試和開(kāi)發(fā)時(shí)間，兼顧穩定性，投入的時(shí)間和隱形的成本可以想見(jiàn)。

用戶(hù)最關(guān)心的是總成本問(wèn)題，芯片制造商可能更愿意使用更經(jīng)濟可行的Low-NA EUV以雙重曝光或采用先進(jìn)封裝技術(shù)作為補充。此外，市場(chǎng)需求也需考量。采用High-NA EUV光刻機制造的芯片成本巨增，雖然每片晶圓切割的芯片更多，但需要銷(xiāo)售更多的芯片才能彌補投入，單靠手機AP芯片市場(chǎng)難以支撐，AI芯片的需求能否有足夠的量來(lái)消化成本仍待觀(guān)察。

細究臺積電的成功之路，臺積電從來(lái)就不爭“第一個(gè)吃螃蟹者” —— 當三星在2018年開(kāi)始在其7nm工藝中使用EUV之際，臺積電依靠成熟的DUV光刻機仍成功地開(kāi)辟了首條7nm產(chǎn)線(xiàn)，巧妙地避開(kāi)了當時(shí)EUV光刻機的不完善和高昂成本，直到EUV的穩定性和成熟性得到確認，相較之下，雖然三星率先采用EUV但由于良率問(wèn)題反而讓臺積電后來(lái)居上；對于GAAFET臺積電也并沒(méi)有急于使用，而是依舊選擇穩妥的FinFET路線(xiàn)，盡管三星在3nm先聲奪人但良率過(guò)低和反復跳票又讓臺積電在3nm后發(fā)先至。

這些都印證了臺積電在技術(shù)進(jìn)階路線(xiàn)選擇上的準確判斷，接下來(lái)的問(wèn)題是此前臺積電在1.6nm工藝劃的High-NA EUV光刻機“紅線(xiàn)”，未來(lái)具體在哪一節點(diǎn)引入成為業(yè)界關(guān)注的話(huà)題。

目前ASML每年High-NA EUV光刻機的產(chǎn)能大概在5到6臺，今年生產(chǎn)的這些設備將全部運往美國的芯片制造商，而英特爾已經(jīng)獲得了明年上半年之前生產(chǎn)的大部分High-NA EUV光刻機，這很大程度上得益于新設備出現時(shí)，英特爾選擇了搶先下單。三星和SK海力士則預計在明年下半年也將取得High-NA EUV光刻機。

不過(guò)，EUV光刻技術(shù)或非是通向先進(jìn)制程的必由之路。未來(lái)幾年可能會(huì )出現所謂下一代光刻技術(shù)，如NIL（納米壓印光刻），EUV光刻機在制造晶體管時(shí)會(huì )遇到它的物理極限。NIL光刻機最大的好處是光源相對便宜，即不需要用能源轉換效率低的EUV的激光源，而是只用一些DUV或者是更成熟的光源就可以結合納米涂層的方法實(shí)現2nm/1nm制程的量產(chǎn)。