英特爾公布了一種提高芯片組封裝生態(tài)系統功耗效率和可靠性的方法

在過(guò)去幾十年里，電子芯片在商用設備中的集成方式顯著(zhù)發(fā)展，工程師們設計出了各種集成策略和解決方案。最初，計算機包含一個(gè)中央處理器或中央處理單元（CPU），通過(guò)傳統的通信路徑，即前端總線(xiàn)（FSB）接口，連接到內存單元和其他組件。

然而，技術(shù)進(jìn)步使得開(kāi)發(fā)依賴(lài)于多個(gè)芯片組和更復雜的電子元件的新集成電路（IC）架構成為可能。英特爾公司在這些發(fā)展中發(fā)揮了關(guān)鍵作用，通過(guò)引入用于設計具有多個(gè)封裝芯片組系統的新架構和規范。

英特爾公司圣克拉拉的研究人員最近概述了一種新的愿景，旨在進(jìn)一步提高遵循通用芯片組互連表達（UCIe）的系統性能，這是一種用于標準化現代系統內封裝（SiP）中多功能芯片組之間連接的規范。他們提出的方法在《自然電子學(xué)》雜志上發(fā)表的一篇論文中進(jìn)行了介紹，其中包括降低這些電路中的頻率以提高其功率效率和性能。

英特爾公司高級研究員、數據平臺和人工智能集團內存和I/O技術(shù)聯(lián)合總經(jīng)理Dr. Debendra Das Sharma告訴Tech Xplore:“我們一直在推動(dòng)技術(shù)，例如PCI-Express、CXL和UCIe，這些技術(shù)是多代的?！薄霸赨CIe 1.0完成之后，我們一直在考慮如何交付另一個(gè)或兩個(gè)性能，理想情況下，每位數的更低功率，以滿(mǎn)足對功耗效率性能的不斷增長(cháng)的需求?！?/p>

硅和封裝技術(shù)的發(fā)展進(jìn)步開(kāi)辟了減小電路板內部連接芯片之間距離的新可能性，也稱(chēng)為凸點(diǎn)間距。Dr. Das Sharma和他的合作者的研究的主要目標是探索一些策略，使研究人員能夠在減小封裝芯片組的凸點(diǎn)間距的同時(shí)進(jìn)一步提高系統的性能和功率效率。

“先進(jìn)封裝的趨勢，包括3D，是減少凸點(diǎn)間距，”Dr. Das Sharma說(shuō)道?！巴裹c(diǎn)間距是將連接兩個(gè)芯片組的兩個(gè)凸點(diǎn)的最小距離。因此，隨著(zhù)凸點(diǎn)間距的減小，我們在兩個(gè)芯片組之間獲得更多的導線(xiàn)。主要是由于外部互連而產(chǎn)生的自然趨勢是將頻率推得更高。然而，在這種情況下，由于導線(xiàn)的數量增加，我們需要將頻率降低以使電路適合，并獲得更低的功耗?！?/p>

作為研究的一部分，Dr. Das Sharma和他的同事們進(jìn)行了分析，進(jìn)一步探討了在基于封裝芯片組的系統中降低頻率的效果。他們發(fā)現，與傳統的芯片連接接口相反，與UCIe對齊的技術(shù)在減小凸點(diǎn)互連間距時(shí)顯著(zhù)受益。

具體來(lái)說(shuō)，頻率的降低被發(fā)現可以提高系統的功率效率和整體性能?？偟膩?lái)說(shuō)，這篇最近的論文確定了一種新的有價(jià)值的方法，可以為隨著(zhù)其基礎架構進(jìn)一步發(fā)展的互連電路系統的未來(lái)進(jìn)步做出貢獻。

“我們希望廣泛的行業(yè)都能從我們的工作中受益，通過(guò)標準化，就像我們過(guò)去在影響行業(yè)標準規范方面所做的那樣，”Dr. Das Sharma補充說(shuō)?！熬蛡€(gè)人而言，我現在計劃繼續努力發(fā)展行業(yè)標準的互連，比如UCIe、CXL、PCIe，就像我在過(guò)去二十多年里所做的那樣。在芯片組和UCIe的背景下，旅程剛剛開(kāi)始，我對我們面臨的機遇感到興奮?！?/p>