臺積電5nm明年三月量產(chǎn)：密度提升最多80％

據產(chǎn)業(yè)消息，臺積電將從2020年3月開(kāi)始，大規模量產(chǎn)5nm工藝，屆時(shí)芯片公司就可以開(kāi)始用新工藝流片了。

很多人一直說(shuō)摩爾定律已死，但是在7nm工藝量產(chǎn)后僅僅兩年，5nm就要成真，真是有點(diǎn)不可思議。

7nm+ EUV節點(diǎn)之后，臺積電5nm工藝將更深入地應用EUV極紫外光刻技術(shù)，綜合表現全面提升，官方宣稱(chēng)相比第一代7nm EDV工藝可以帶來(lái)最多80％的晶體管密度提升，15％左右的性能提升或者30％左右的功耗降低。

這些數據是來(lái)自臺積電在A(yíng)RM A72核心的結果，不同芯片表現肯定不一樣，但無(wú)論性能還是功耗，必然都會(huì )比7nm時(shí)代有明顯進(jìn)步。

另外，臺積電還準備了增強版的N5P 5nm工藝，優(yōu)化前線(xiàn)和后線(xiàn)，可以繼續提升7％的性能，或者降低15％的功耗。

臺積電5nm工藝已經(jīng)有多家客戶(hù)，雖未官宣，但是蘋(píng)果下代A系列、華為下代麒麟、AMD下代Zen4架構、高通下代驍龍旗艦，幾乎都跑不了，據說(shuō)“家里有礦”的比特大陸也會(huì )在未來(lái)AI芯片上應用5nm。

為了滿(mǎn)足客戶(hù)需求，臺積電已經(jīng)上調了計劃中的5nm產(chǎn)能，而現在的7nm也是有些供不應求。