詳細闡述：一個(gè)技術(shù)員眼里的芯片設計

　　近年來(lái)，隨著(zhù)ARM的走紅，ARM獨特的授權模式也幫助越來(lái)越多的中國芯片產(chǎn)業(yè)成長(cháng)起來(lái)。尤其是華為海思的成長(cháng)，更是讓很多人感到鼓舞。但很多好事之徒卻說(shuō)它毫無(wú)技術(shù)含量。

　　看完之后痛心疾首，覺(jué)得很多人說(shuō)的很多方面都是不對的，這是對中國IC設計的不尊重。所以獻上此文，客觀(guān)介紹一下芯片的設計制造流程，說(shuō)一下我眼里的芯片產(chǎn)業(yè)。

　　賣(mài)弄前先自我介紹順便聲明一下，本人海思新員工，但不從事芯片設計類(lèi)崗位，只是最近聽(tīng)過(guò)一個(gè)關(guān)于芯片的培訓，再加上本人對芯片如何實(shí)現等問(wèn)題也比較好奇，所以搜集過(guò)一些非官方、不科學(xué)資料，發(fā)表一下淺鄙之見(jiàn)。

　　一、工藝制程并不是越小越好

　　OK，廢話(huà)不多說(shuō)，對于芯片，先說(shuō)一些自己感興趣的。經(jīng)常能聽(tīng)到有人爭論40nm工藝、28nm工藝，14nm工藝，甚至10nm，7nm，那么這個(gè)多少nm指得是什么呢?

　　它指的是mos管在硅片上的大小，mos管就是晶體管，它是組成芯片的最小單位，一個(gè)與非門(mén)需要4個(gè)mos管組成，一般一個(gè)ARM四核芯片上有5億個(gè)左右的mos管。世界上第一臺計算機用個(gè)是真空管，效果和mos管一樣，但是真空管的大小有兩個(gè)拇指大，而現在最先進(jìn)工藝蝕刻的mos管只有7nm大。

　　說(shuō)到這里，大家一定和我一樣，非常好奇如何在一個(gè)15mm*15mm的正方形硅片上制作出5億個(gè)大小僅為40nm的mos管。如果要用機械的方法完成這一過(guò)程，世界上很難有這么精密的儀器，可以雕刻出nm級的mos管，就算有，要雕刻出5億個(gè)，所需要的成本、時(shí)間也是難以估計的。

　　借助光可以在硅片上蝕刻下痕跡，掩膜就可以控制硅片上哪些部分會(huì )被蝕刻。掩膜覆蓋的地方，光照不到，硅片不會(huì )被蝕刻。硅片被蝕刻后，再涂上氧化層和金屬層，再蝕刻，反復多次，硅片就制造好了。一般來(lái)說(shuō)，制作硅片需要蝕刻十幾次，每次用的工藝、掩膜都不一樣。幾次蝕刻之間，蝕刻的位置可能會(huì )有偏差，如果偏差過(guò)大，出來(lái)的芯片就不能用了，偏差需要控制在幾個(gè)nm以?xún)炔拍鼙ＷC良品率，所以說(shuō)制作硅片用的技術(shù)是人類(lèi)目前發(fā)明的最精密的技術(shù)。

　　芯片可以靠掩膜蝕刻，批量生產(chǎn)，但是掩膜必須用更高精度的機器慢慢加工制作，成本非常高，一塊掩膜造價(jià)十萬(wàn)美元。制造一顆芯片需要十幾塊不同的掩膜，所以芯片制造初期投入非常大，動(dòng)輒幾百萬(wàn)美元。芯片試生產(chǎn)過(guò)程，叫做流片，流片也需要掩膜，投入很大，流片之前，誰(shuí)都不知道芯片設計是否成功，有可能流片多次不成功。所以國內能做高端芯片的公司真沒(méi)幾家，光是掩膜成本就沒(méi)幾個(gè)公司支付得起。

　　芯片量產(chǎn)后，成本相對來(lái)說(shuō)就比較低了，好的掩膜非常大，直徑30厘米，可以同時(shí)生產(chǎn)上百塊芯片。芯片如果出貨量很大，利潤還是非常高的，像英特爾的芯片，賣(mài)1000多一塊，可能平均制造成本100不到。但如果出貨量很少，那芯片平均制造成本就高得嚇人，幾百萬(wàn)美元打水漂是很正常的。

　　海思芯片價(jià)格有沒(méi)有競爭力，還得看華為手機出貨量大不大?？吹接腥藛?wèn)20nm好還是40nm好，從大小上來(lái)看顯而易見(jiàn)20nm好。20nm意味著(zhù)mos管大小只有40nm的1/4。mos管工作時(shí)是一個(gè)充電放電的過(guò)程，mos管越小，它充電需要的電量越小，所以功耗越小。而且mos管小之后，門(mén)電路密度就大，同樣大小芯片能放的mos管數就越多，性能空間越大。40nm工藝門(mén)電路密度是65nm的2.35倍。但以上都是在不考慮漏電和二級效應的情況下的理論數據。

　　當然，IC尺寸縮小也有其物理限制，當我們將晶體管縮小到 20 納米左右時(shí)，就會(huì )遇到量子物理中的問(wèn)題，讓晶體管有漏電的現象，抵銷(xiāo)縮小 L 時(shí)獲得的效益。作為改善方式，就是導入 FinFET(Tri-Gate)這個(gè)概念，如下圖。在 Intel 以前所做的解釋中，可以知道藉由導入這個(gè)技術(shù)，能減少因物理現象所導致的漏電現象。

　　為什么會(huì )有人會(huì )說(shuō)各大廠(chǎng)進(jìn)入 10 納米制程將面臨相當嚴峻的挑戰，主因是 1 顆原子的大小大約為 0.1 納米，在 10 納米的情況下，一條線(xiàn)只有不到 100 顆原子，在制作上相當困難，而且只要有一個(gè)原子的缺陷，像是在制作過(guò)程中有原子掉出或是有雜質(zhì)，就會(huì )產(chǎn)生不知名的現象，影響產(chǎn)品的良率。

　　如果無(wú)法想象這個(gè)難度，可以做個(gè)小實(shí)驗。在桌上用 100 個(gè)小珠子排成一個(gè) 10×10 的正方形，并且剪裁一張紙蓋在珠子上，接著(zhù)用小刷子把旁邊的的珠子刷掉，最后使他形成一個(gè) 10×5 的長(cháng)方形。這樣就可以知道各大廠(chǎng)所面臨到的困境，以及達成這個(gè)目標究竟是多么艱巨。

　　再說(shuō)說(shuō)二級效應吧，學(xué)過(guò)初中物理的都知道一個(gè)最簡(jiǎn)單電路的組成，包括電源、導線(xiàn)、電阻。接通電源，電流就瞬間流過(guò)電阻。如果把電阻換成電感，則電感會(huì )有一個(gè)逐漸充電的過(guò)程，這種情況下，電流就不是瞬間流過(guò)電感。

　　其實(shí)電阻也有感抗，只是非常微小，可以忽略不計。但如果接在電阻上的電壓非常微小，電流量非常微小，那此時(shí)，感抗就不能被忽略不計了。二級效應在芯片制程非常小時(shí)(28nm以下)，非常明顯，mos管由于電壓低，電流小，充電受到感抗的影響比40nm大，充電速度慢。芯片想要達到高頻率，mos管要加載更高的電壓，這樣就增加了功耗。漏電也是低制程的一個(gè)副作用，也需要提供芯片的功耗才能克服。所以低制程帶來(lái)的功耗優(yōu)勢就被漏電和二級效應扳回去了很多。

　　當然，新的工藝、好的工藝可以部分解決上面兩個(gè)問(wèn)題，不同工藝用的物理、化學(xué)材料不同，工藝流程也不同。高通四核用的是老28nm工藝，目前來(lái)看，這個(gè)28nm工藝相比40nm工藝優(yōu)勢不大。

　　然后制程方面，目前聽(tīng)過(guò)的最先進(jìn)的制程是7nm，但這個(gè)制程只存在于實(shí)驗室里，遠遠沒(méi)有達到大規模量產(chǎn)的需要。低制程有些困難是難以克服的，學(xué)過(guò)物理的都知道光的衍射，低制程意味著(zhù)掩膜透孔會(huì )非常小，衍射會(huì )非常嚴重，這樣肯定是無(wú)法蝕刻硅片的。這個(gè)問(wèn)題也許可以通過(guò)使用電子射線(xiàn)或者其他粒子射線(xiàn)來(lái)蝕刻硅片解決，但這是那幫孫子去想的問(wèn)題了。

　　二、芯片設計考驗公司技術(shù)水平

　　說(shuō)說(shuō)設計吧，芯片設計分為前端設計和后端設計。前端設計就像做建筑中的畫(huà)設計圖，芯片的邏輯、模塊、門(mén)電路關(guān)系都是前端設計完成的。后端設計則是布局布線(xiàn)，芯片做出來(lái)，最終是個(gè)實(shí)際的東西，那每個(gè)mos管擺放什么位置，每一條線(xiàn)怎么連，這個(gè)都是后端設計決定的。前端設計沒(méi)啥好說(shuō)的，雖然技術(shù)含量非常高。

　　我就說(shuō)說(shuō)后端設計吧，有趣一點(diǎn)。5億個(gè)mos管的布局布線(xiàn)，雖然很多用的是IP硬核，別的廠(chǎng)商已經(jīng)幫忙做好了，但這絕對不是一個(gè)輕松的活。拿導線(xiàn)來(lái)說(shuō)，兩條導線(xiàn)在一個(gè)硅平面上不能交叉，它們可不像我們家里的導線(xiàn)，包了一層塑料。如果把5億個(gè)mos管的導線(xiàn)放在一個(gè)平面上，還要讓某些連接、某些不連接，還不能交叉，這絕對是不可能的。

　　事實(shí)上，一個(gè)芯片布線(xiàn)，從上到下可能有十幾層。每一層都是蜘蛛網(wǎng)一樣的布線(xiàn)，如果我們化身成一個(gè)1nm的小人，進(jìn)入芯片的世界走一圈，那絕對會(huì )發(fā)現那是一個(gè)非常宏偉，非常不可思議的世界。后端設計除了要保證線(xiàn)路正確連接，還要使模塊占用面積小，功耗小，規避二級效應，要求是很高的。名牌大學(xué)畢業(yè)搞后端，搞個(gè)兩年也才剛剛入門(mén)。

　　再說(shuō)說(shuō)仿真，芯片在流片之前，誰(shuí)都不知道它長(cháng)什么樣子，更難以去揣測它設計是否成功、合理，流片成本又非常高，不可能為了驗證設計是否成功去流片。這個(gè)時(shí)候就需要用到仿真，用計算機去模擬電路的運行情況。仿真貫穿芯片設計的始末，有前端仿真、后端仿真、模擬仿真、數字仿真…仿真脫離不了計算機仿真軟件，像Sysnopys、Cadence它們是芯片設計、驗證軟件領(lǐng)域的巨擘，海思每年付給他們的費用我不知道，但起碼千萬(wàn)級別。

　　仿真是一個(gè)需要超高性能計算機的任務(wù)，海思在IT中心有大量高性能計算機組成云計算資源，但在面對大型仿真時(shí)還是很吃力，跑幾個(gè)小時(shí)只能模擬出芯片幾秒鐘的運行情況。因為要跑仿真，這些計算機一天24小時(shí)都在跑。順便說(shuō)一下我們部門(mén)一個(gè)Linux服務(wù)器的配置，英特爾4核4GCPU，內存16G。

　　這個(gè)只是一個(gè)打雜的服務(wù)器，放個(gè)數據庫，編譯幾個(gè)軟件。海思小網(wǎng)的Solaris接入服務(wù)器同時(shí)有上百人在上面辦公。從這點(diǎn)也可以看出，做芯片投入還是非常大的，就光這些軟件、硬件成本，每個(gè)人每年要花掉公司幾十萬(wàn)。

　　我們要承認，中國IC設計公司和美國那些公司比起來(lái)缺失有很大差距。畢竟80年代，人家芯片設計、制作都已經(jīng)非常成熟的時(shí)候，我們才有第一臺計算機。

　　我們知道，在一款數字芯片商，它上面很多模塊都是別人的，公司花了大筆錢(qián)買(mǎi)了版權，這個(gè)叫IP核。