<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> xilinx fpga

帶硬件地址識別的UART IP的設計和實(shí)現

  • 在通信和控制系統中,常使用異步串行通信控制器(UART)實(shí)現系統輔助信息的傳輸。為實(shí)現多點(diǎn)通信,通常用軟件識別發(fā)往本站點(diǎn)或其它站點(diǎn)的數據,這會(huì )加大CPU的開(kāi)銷(xiāo)。介紹了一種基于FPGA的UART IP,由硬件實(shí)現多點(diǎn)通信時(shí)的數據過(guò)濾功能,降低了CPU的負擔,提高了系統性能。
  • 關(guān)鍵字: UART  IP  FPGA  

數字圖像倍焦系統設計與實(shí)現綜合實(shí)例之:系統原理框圖

  • 本系統采用了兩片SRAM存儲器構成乒乓緩沖結構來(lái)完成視頻的采集和處理,視頻的采集和輸出部分采用了應用廣泛的SAA71XX系列。
  • 關(guān)鍵字: 數字圖像倍焦系統  SRAM存儲器  乒乓緩沖  FPGA  

數字圖像倍焦系統設計與實(shí)現綜合實(shí)例之:系統工作原理分析

  • 如前所述,本系統主要完成對輸入視頻圖像的兩倍放大。圖像的放大主要是通過(guò)插值算法來(lái)實(shí)現的,下面詳細分析如何應用雙線(xiàn)性插值算法來(lái)實(shí)現倍焦功能。
  • 關(guān)鍵字: 數字圖像倍焦系統  乘法器  FPGA  

有限狀態(tài)機的FPGA設計

  • 有限狀態(tài)機是一種常見(jiàn)的電路,由于時(shí)序電路和組合電路組成,設計有限狀態(tài)機的第一步是確定采用Moore狀態(tài)機還是采用Mealy狀態(tài)機。Mealy狀態(tài)機的狀態(tài)轉變不僅和當前狀態(tài)有關(guān),而且和各輸入信號有關(guān);Moore狀態(tài)機的轉變只和當前狀態(tài)有關(guān)。從電路實(shí)現功能上來(lái)講,任何一種都可以實(shí)現同樣的功能。但他們的輸出時(shí)序不同,所以選擇使用哪種狀態(tài)機是要根據具體情況來(lái)定。
  • 關(guān)鍵字: Moore狀態(tài)機  Mealy狀態(tài)機  FPGA  

數字圖像倍焦系統設計與實(shí)現綜合實(shí)例之:設計需求分析與芯片選型

  • 在數字圖像處理和通信、遙感圖像分析、醫學(xué)成像診斷等應用領(lǐng)域,為了便于顯示、觀(guān)察或進(jìn)行進(jìn)一步的處理,常常需要對原始的數字圖像進(jìn)行特征提取(如邊緣檢測、邊緣銳化)、噪聲平滑濾波、幾何校正、尺寸縮放等處理,這類(lèi)圖像處理技術(shù)稱(chēng)為圖像的預處理。在實(shí)際應用中,圖像的預處理功能很多可以通過(guò)FPGA來(lái)實(shí)現。
  • 關(guān)鍵字: 數字圖像倍焦系統  視頻解碼器  FPGA  視頻編碼器  乒乓緩沖區  

H.264/AVC中CAVLC編碼器的硬件設計與實(shí)現

  • 設計了一種H.264標準的CAVLC編碼器,對原有軟件流程進(jìn)行部分改進(jìn),提出了并行處理各編碼子模塊的算法結構。
  • 關(guān)鍵字: 變長(cháng)編碼  非零系數級編碼  FPGA  

FPGA與DSP協(xié)同處理系統設計之:典型實(shí)例-整數DCT變換的設計與實(shí)現

  • 本節旨在設計實(shí)現了視頻壓縮標準H.264算法中的整數DCT變換部分,幫助讀者了解并行流水設計技巧在算法優(yōu)化中的作用。
  • 關(guān)鍵字: DSP  協(xié)同處理  FPGA  整數DCT變換  H.264  

FPGA/CPLD狀態(tài)機穩定性研究

  • 在FPGA/CPLD設計中,狀態(tài)機是最典型、應用最廣泛的時(shí)序電路模塊,如何設計一個(gè)穩定可靠的狀態(tài)機是我們必須面對的問(wèn)題.
  • 關(guān)鍵字: 時(shí)序電路  狀態(tài)機  FPGA  

FPGA與DSP協(xié)同處理系統設計之:典型實(shí)例-FPGA片上硬件乘法器的使用

  • 在FPGA+DSP系統設計系統中,FPGA經(jīng)常作為DSP的協(xié)處理器來(lái)輔助完成一些計算任務(wù)。而這些計算工作中最消耗時(shí)間的就是乘法運算,因此本實(shí)例的主要內容就是幫助讀者學(xué)會(huì )調用硬件乘法IP核。
  • 關(guān)鍵字: DSP  協(xié)同處理  FPGA  硬件乘法器  

FPGA與DSP協(xié)同處理系統設計之:FPGA+DSP協(xié)同平臺的調試技巧和注意事項

  • 作為雙芯片的協(xié)同系統,調試的開(kāi)始階段需要對每個(gè)芯片進(jìn)行單獨測試。這種情況下就需要避免另外一個(gè)芯片對調試產(chǎn)生影響,比較好的辦法就是讓它停止工作。
  • 關(guān)鍵字: DSP  協(xié)同處理  FPGA  內部邏輯分析儀  隔離調試  

基于FPGA的帶Cache的嵌入式CPU的設計與實(shí)現

  • MIPS(Microprocessor without Interlocked Pipeline STages)是一種典型的RISC(Reduced InstructiON Set Computer)微處理器,在嵌入式系統領(lǐng)域中得到廣泛的應用。MIPS32TM指令集開(kāi)放,指令格式規整,易于流水線(xiàn)設計,大量使用寄存器操作。與CISC(Complex Instruction Set Computer)微處理器相比,RISC具有設計更簡(jiǎn)單、設計周期更短等優(yōu)點(diǎn),并可以應用更多先進(jìn)的技術(shù),開(kāi)發(fā)更快的下一代處理器。
  • 關(guān)鍵字: 流水線(xiàn)CPU  時(shí)序設計  FPGA  

FPGA與DSP協(xié)同處理系統設計之: FPGA與DSP的通信接口設計

  • 以上的接口中,比較常用的接口是EMIF和HPI。其中總線(xiàn)接口需要協(xié)議支持,開(kāi)發(fā)難度較大,串行接口開(kāi)發(fā)簡(jiǎn)單,但是速率較慢。VPORT等特殊接口一般是在特定的場(chǎng)合下應用,不具備通用性,而且需要修改DSP驅動(dòng),開(kāi)發(fā)周期較長(cháng)。
  • 關(guān)鍵字: DSP  協(xié)同處理  FPGA  通信接口  EMIF  HPI  BlockRAM  

數字變頻的FPGA實(shí)現

  • 本文介紹了數字下變頻的組成結構,并通過(guò)一個(gè)具體的實(shí)例,給出了FPGA實(shí)現的具體過(guò)程。
  • 關(guān)鍵字: 數字變頻  VHDL  FPGA  

FPGA與DSP協(xié)同處理系統設計之: 基于FPGA+DSP協(xié)同處理平臺的優(yōu)勢和適用領(lǐng)域

  • FPGA的一個(gè)重要的應用領(lǐng)域就是數字信號處理,隨著(zhù)FPGA密度和速度的提高,現在FPGA已經(jīng)可以勝任一些原來(lái)只有專(zhuān)用芯片或者多DSP才能完成的計算任務(wù)。
  • 關(guān)鍵字: DSP  協(xié)同處理  FPGA  

時(shí)延估計算法的FPGA實(shí)現

  • 時(shí)延估計是雷達、聲納等領(lǐng)域經(jīng)常遇到的一個(gè)問(wèn)題,提出了利用相關(guān)計算法實(shí)現時(shí)延估計,并通過(guò)互譜插值提高估計精度。結合FPGA器件特性,運用VHDL語(yǔ)言編程,實(shí)現了整個(gè)相關(guān)算法。利用QuartusⅡ和Mat
  • 關(guān)鍵字: 時(shí)延估計  估計精度  FPGA  內插  
共6799條 78/454 |‹ « 76 77 78 79 80 81 82 83 84 85 » ›|

xilinx fpga介紹

  Xilinx FPGA   Xilinx FPGA主要分為兩大類(lèi),一種側重低成本應用,容量中等,性能可以滿(mǎn)足一般的邏輯設計要求,如Spartan系列;還有一種側重于高性能應用,容量大,性能能滿(mǎn)足各類(lèi)高端應用,如Virtex系列,用戶(hù)可以根據自己實(shí)際應用要求進(jìn)行選擇。 在性能可以滿(mǎn)足的情況下,優(yōu)先選擇低成本器件。   Xilinx FPGA可編程邏輯解決方案縮短了電子設備制造商開(kāi)發(fā)產(chǎn)品的時(shí)間 [ 查看詳細 ]

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>