<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> xilinx fpga

一種改進(jìn)Turbo碼譯碼器的FPGA設計與實(shí)現

  • 提出了一種基于MAX-Log-MAP算法的更有效減小譯碼延時(shí)的方法,通過(guò)并行計算前向狀態(tài)度量和后向狀態(tài)度量,將半次迭代譯碼延時(shí)縮短一半,而譯碼性能沒(méi)有損失,同時(shí)也減小了硬件實(shí)現中的時(shí)序控制復雜度。
  • 關(guān)鍵字: Turbo碼  迭代譯碼  FPGA  

基于NIOS Ⅱ處理器的數字信號解碼器設計

  • 介紹了一種基于NIOS Ⅱ實(shí)現數字信號解碼器的方法,該系統由FPGA 和相應接口電路組成,將NIOS Ⅱ嵌入式軟核CPU 集成到FPGA 中構成片上系統( SOC) ,可以將串行輸入的不歸零PCM 碼轉換為可分析的8 位并行碼,并通過(guò)上位機軟件顯示解碼結果。
  • 關(guān)鍵字: 數字信號解碼器  嵌入式軟核CPU  FPGA  

基于FPGA的GSM系統直放站數字選頻器設計

  • 提出了一種基于FPGA的數字選頻器設計方案,該數字選頻器應用于八通道的GSM系統直放站,采用低成本的FPGA芯片Xilink Spartan-3A DSP XC3SD3400A進(jìn)行數字信號處理。給出了較詳細的硬件設計方案,并通過(guò)Agilent Technologies N5230A網(wǎng)絡(luò )分析儀對數字選頻器進(jìn)行了測量,被選出的有效相鄰信道之間的最小間隔能達到1MHz,能夠實(shí)現較好的選頻功能,可滿(mǎn)足實(shí)際應用的要求。
  • 關(guān)鍵字: 數字選頻器  MSP430  FPGA  

基于FPGA的立體視頻轉換系統

  • 給出了以FPGA為核心、針對自由立體顯示器的立體視頻格式轉換系統的設計與實(shí)現方法。詳細介紹了系統的硬件構成和FPGA邏輯設計,包括DVI控制、視頻格式轉換以及數據緩沖系統等。
  • 關(guān)鍵字: 視頻格式轉換  數據緩沖系統  FPGA  

用FPGA實(shí)現優(yōu)化的指紋識別預處理算法

  • 在選取較優(yōu)化的指紋識別預處理算法的基礎上,根據算法的結構選取具有并行處理、低功耗、速度快等特點(diǎn)的FPGA作為實(shí)現算法的基本器件。由于用FPGA實(shí)現復雜算法較傳統器件從思考角度和實(shí)現方向上都有很大區別,所以本次設計從新的方向來(lái)完成傳統的指紋處理的設計。
  • 關(guān)鍵字: 指紋識別  預處理  FPGA  

基于VHDL的感應加熱電源數字移相觸發(fā)器設計

  • 用數字觸發(fā)器的設計思想設計其硬件結構并對軟件算法進(jìn)行了改進(jìn)。改進(jìn)后的數字移相觸發(fā)器簡(jiǎn)單可靠,產(chǎn)生脈沖的對稱(chēng)性好,抗干擾能力強,能夠保證捕獲到每一個(gè)換相區并及時(shí)觸發(fā)。
  • 關(guān)鍵字: 鎖相環(huán)倍頻  脈沖觸發(fā)模塊  FPGA  

基于FPGA的FIR濾波器的實(shí)現

  • 提出了一種采用現場(chǎng)可編程門(mén)陣列器件FPGA并利用窗函數法實(shí)現線(xiàn)性FIR數字濾波器硬件電路的方案,并以一個(gè)十六階低通FIR數字濾波器電路的實(shí)現為例說(shuō)明了利用Xilinx公司XC4000系列芯片的設計過(guò)程。設計的電路通過(guò)軟件程序進(jìn)行了驗證和硬件仿真,結果表明電路工作正確可靠,能滿(mǎn)足設計要求。
  • 關(guān)鍵字: FIR濾波器  窗函數  FPGA  

基于FPGA的脈沖重復頻率(PRF)跟蹤器的設計

  • 本文利用FPGA資源豐富?易于編程的特點(diǎn)設計了純硬方式的脈沖重復頻率跟蹤器,實(shí)現了在密集信號環(huán)境下的信號跟蹤,并且將多路并行的跟蹤器集成在一片FPGA中,簡(jiǎn)化了系統結構,縮小了體積?
  • 關(guān)鍵字: 多路脈沖重復頻率跟蹤器  關(guān)聯(lián)比較器  FPGA  

IIR數字濾波器的FPGA仿真與實(shí)現

  • 采用自頂向下的模塊化設計思想,介紹了一種采用級聯(lián)結構在FPGA上實(shí)現IIR數字濾波器的設計方案。設計IIR數字濾波器的二階節,將二階節IIR數字濾波器級聯(lián)實(shí)現高階IIR數字濾波器,從而實(shí)現通過(guò)修改外圍參數來(lái)改變?yōu)V波器的頻率響應,根據不同的要求在不同規模的FPGA上加以實(shí)現。
  • 關(guān)鍵字: IIR數字濾波器  級聯(lián)結構  FPGA  

FPGA設計的常見(jiàn)問(wèn)題

  • 只要輸入信號同時(shí)變化,(經(jīng)過(guò)內部走線(xiàn))組合邏輯必將產(chǎn)生毛刺。將它們的輸出直接連接到時(shí)鐘輸入端、清零或置位端口的設計方法是錯誤的,這可能會(huì )導致嚴重的后果。 所以我們必須檢查設計中所有時(shí)鐘、清零和置位等對毛刺敏感的輸入端口,確保輸入不會(huì )含有任何毛刺。
  • 關(guān)鍵字: 毛刺  置位信號  FPGA  

基于FPGA的電子密碼鎖的研制

  • 介紹在QUATUSII環(huán)境下,采用FPGA可編程邏輯器件開(kāi)發(fā)的電子密碼鎖,并利用狀態(tài)機(FSM)實(shí)現鍵盤(pán)消抖及系統主控模塊的行為控制,從實(shí)際工程設計角度闡述了系統所有模塊及其工作原理、軟件設計方法,提出了系統設計注意要點(diǎn)。
  • 關(guān)鍵字: QUATUSII  密碼鎖  FPGA  狀態(tài)機  

MP3的FPGA設計

  • FPGA能滿(mǎn)足MP3整個(gè)系統的價(jià)格、功耗和性能要求,它們靈活的結構使系統設計人員能在每種MP3播放機中最佳地實(shí)現各種功能。
  • 關(guān)鍵字: MP3  邏輯模塊  FPGA  

基于FPGA和單片機的掃頻儀研究與設計

  • 在系統設計時(shí),各個(gè)網(wǎng)絡(luò )的頻率特性對該系統的穩定性、工作頻帶、傳輸特性等都具有重要影響。實(shí)際操作中,掃頻儀大大簡(jiǎn)化了測量操作,提高了工作效率,達到了測量過(guò)程快速、直觀(guān)、準確、方便的目的,在生產(chǎn)、科研、教學(xué)上得到廣泛運用。
  • 關(guān)鍵字: 頻率特性  掃頻儀  FPGA  

FPGA在航空電子系統中的設計應用

  • 由于競爭的壓力和對飛機性能無(wú)止境的追求,航空電子從簡(jiǎn)單、獨立的設備發(fā)展到如今以每秒百萬(wàn)位乃至更快的速度交換信息的高級智能系統網(wǎng)絡(luò )。這也帶來(lái)了必須克服的許多設計問(wèn)題。
  • 關(guān)鍵字: 高級智能系統網(wǎng)絡(luò )  航空電子  FPGA  

數字圖像倍焦系統設計與實(shí)現綜合實(shí)例之:系統硬件配置方案

  • FPGA作可編程器件,可以根據用戶(hù)的需要進(jìn)行現場(chǎng)可編程。系統可采用了JTAG模式和AS模式進(jìn)行FPGA編程配置。
  • 關(guān)鍵字: 數字圖像倍焦系統  JTAG  FPGA  EPC1441PC8  
共6799條 77/454 |‹ « 75 76 77 78 79 80 81 82 83 84 » ›|

xilinx fpga介紹

  Xilinx FPGA   Xilinx FPGA主要分為兩大類(lèi),一種側重低成本應用,容量中等,性能可以滿(mǎn)足一般的邏輯設計要求,如Spartan系列;還有一種側重于高性能應用,容量大,性能能滿(mǎn)足各類(lèi)高端應用,如Virtex系列,用戶(hù)可以根據自己實(shí)際應用要求進(jìn)行選擇。 在性能可以滿(mǎn)足的情況下,優(yōu)先選擇低成本器件。   Xilinx FPGA可編程邏輯解決方案縮短了電子設備制造商開(kāi)發(fā)產(chǎn)品的時(shí)間 [ 查看詳細 ]

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>