<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> xilinx fpga

基于FPGA的實(shí)時(shí)視頻信號處理平臺的設計與實(shí)現

  • 提出一種基于FPGA 的實(shí)時(shí)視頻信號處理平臺的設計方法,該系統接收低幀率數字YCbCr 視頻信號,對接收的視頻信號進(jìn)行格式和彩色空間轉換、像素和,利用片外SDRAM 存儲器作為幀緩存且通過(guò)時(shí)序控制器進(jìn)行幀率提高,最后通過(guò)VGA 控制模塊對圖像信號進(jìn)行像素放大并在VGA 顯示器上實(shí)時(shí)顯示。整個(gè)設計使用Verilog HDL 語(yǔ)言實(shí)現,
  • 關(guān)鍵字: 實(shí)時(shí)視頻信號處理  CCD圖像傳感器  FPGA  YCbCr  

FPGA設計者需要練好5項基本功

  • 在我看來(lái),成為一名說(shuō)得過(guò)去的FPGA設計者,需要練好5項基本功:仿真、綜合、時(shí)序分析、調試、驗證。
  • 關(guān)鍵字: 設計流程  仿真  FPGA  綜合  時(shí)序分析  

面向FPGA應用的電源設計

  • 近幾年,FPGA 產(chǎn)業(yè)迅速擴張,有越來(lái)越多的工程師從事著(zhù)與 FPGA 相關(guān)的設計和研發(fā)工作。作為任何一款產(chǎn)品都不可或缺的電源,也面臨來(lái)自FPGA應用的要求和挑戰。一方面是需求的增多,另一方面的技術(shù)指標要求的不斷提升,如何幫助工程師輕松完成FPGA產(chǎn)品的電源設計,讓他們得以將更多的精力投入到核心部分的設計中,從而縮短設計周期,成了每個(gè)電源廠(chǎng)商要面對的問(wèn)題。為此,筆者采訪(fǎng)了來(lái)自?xún)?yōu)質(zhì)電源產(chǎn)品供應商凌力爾特公司的DC/DC μModule 產(chǎn)品市場(chǎng)經(jīng)理Afshin Odabaee,來(lái)聽(tīng)一聽(tīng)他對面向FPGA應用的電
  • 關(guān)鍵字: 靜態(tài)電流  散熱  FPGA  

基于EDA技術(shù)的FPGA設計

  • 對傳統電子系統設計方法與現代電子系統設計方法進(jìn)行了比較,引出了基于EDA技術(shù)的現場(chǎng)可編程門(mén)陣列(FPGA)電路,提出現場(chǎng)可編程門(mén)陣列(FPGA)是近年來(lái)迅速發(fā)展的大規??删幊虒?zhuān)用集成電路(ASIC),在數字系統設計和控制電路中越來(lái)越受到重視。介紹了這種電路的基本結構、性能特點(diǎn)、應用領(lǐng)域及使用中的注意事項。對基于EDA技術(shù)的FPGA進(jìn)行了展望。指出EDA技術(shù)將是未來(lái)電子產(chǎn)品設計技術(shù)發(fā)展的主要方向。
  • 關(guān)鍵字: 自動(dòng)化設計  EDA  FPGA  

基于FPGA的多通道頻率檢測

  • 多通道頻率檢測是當前數字接收機的一種常用的頻率測量方案,該方法可以較好地解決頻率截獲概率與頻率分辨力的矛盾,并在復雜的電磁環(huán)境中具有處理多個(gè)同時(shí)到達信號的能力。文中給出了基于FPGA來(lái)實(shí)現多信道頻率測量的具體方案。該方案能夠充分發(fā)揮FP-GA硬件資源豐富的特點(diǎn),并且易于實(shí)現并行處理,可大幅度提高系統的處理速度。
  • 關(guān)鍵字: 多信道頻率檢測  頻率截獲  FPGA  

采用EDA或FPGA實(shí)現IP保護

  • 提出一種結合電子設計自動(dòng)化(Electronic Design Automation,簡(jiǎn)稱(chēng)EDA)軟件和FPGA的IP核保護機制。通過(guò)在EDA工具中加入保護機制防止設計者非授權使用IP核,在FPGA中加入保護機制防止設計被非法復制、竊取或篡改。
  • 關(guān)鍵字: IP保護  EDA  FPGA  

實(shí)時(shí)圖像小波無(wú)損壓縮系統的FPGA實(shí)現

  • 將Altera 公司的DE2 多媒體開(kāi)發(fā)平臺與Terasic 公司的D5M 數碼相機開(kāi)發(fā)套件相結合,設計了一套基于小波無(wú)損壓縮的實(shí)時(shí)圖像處理系統。系統采用便于可編程邏輯器件靈活實(shí)現的二維整數5 /3 提升小波變換實(shí)現壓縮。為保證圖像的無(wú)損壓縮,對邊界數據進(jìn)行對稱(chēng)周期延拓處理。并針對實(shí)時(shí)處理過(guò)程中的大容量數據流的存儲問(wèn)題,應用片外存儲資源保存采集和處理過(guò)程中的圖像數據,有效地降低了片上存儲資源的消耗。測試結果表明: 系統滿(mǎn)足實(shí)時(shí)圖像采集、預處理及無(wú)損壓縮的要求。
  • 關(guān)鍵字: 圖像處理  無(wú)損壓縮  FPGA  

基于FPGA的H.264幀內預測模塊設計

  • 提出一種能實(shí)時(shí)處理的H.264/AVC幀內預測硬件結構。通過(guò)對H.264/AVC各個(gè)預測模式的分析,設計了一個(gè)通用運算單元,提高了硬件資源的可重用性。采用4個(gè)并行運算單元計算預測值,對運算比較復雜的plane模式預處理,并設計模式預測器,加快了系統處理速度。硬件電路結構已通過(guò)RTL級仿真及綜合,并在A(yíng)ltera公司的Cyclone II FPGA平臺上進(jìn)行了驗證和測試。
  • 關(guān)鍵字: H.264幀內預測  視頻解碼器  FPGA  

基于FPGA/Nios-Ⅱ的矩陣運算硬件加速器設計

  • 針對復雜算法中矩陣運算量大,計算復雜,耗時(shí)多,制約算法在線(xiàn)計算性能的問(wèn)題,從硬件實(shí)現角度,研究基于FPGA/Nios-Ⅱ的矩陣運算硬件加速器設計,實(shí)現矩陣并行計算。首先根據矩陣運算的算法分析,設計了矩陣并行計算的硬件實(shí)現結構,并在Modelsim中進(jìn)行功能模塊的仿真,然后將功能模塊集成一個(gè)自定制組件,并通過(guò)Avalon總線(xiàn)與NiosⅡ主處理器通信,作為硬件加速器。最后在FPGA芯片中構建SoPC系統,并在A(yíng)ltera DE3開(kāi)發(fā)板中進(jìn)行矩陣實(shí)時(shí)計算測試。測試結果驗證了基于FPGA/Nios-Ⅱ矩陣運算硬件
  • 關(guān)鍵字: 硬件加速器  矩陣運算  FPGA  

TD-LTE綜合測試儀表關(guān)鍵模塊的研究與實(shí)現

  • 在對OFDM調制以及FPGA、DSP、中頻接口進(jìn)行深入研究的基礎上,提出了一種TD-LTE系統中下行鏈路基帶信號發(fā)送的實(shí)現方案,在系統的設計思路和硬件資源上進(jìn)行了優(yōu)化。在實(shí)際的硬件環(huán)境下,通過(guò)大量測試,驗證了該方案的可行性和有效性。
  • 關(guān)鍵字: TD-LTE  基帶信號發(fā)送  FPGA  

基于FPGA的腦機接口實(shí)時(shí)系統

  • 給出了以FPGA為核心,實(shí)現基于瞬態(tài)視覺(jué)誘發(fā)電位的腦機接口實(shí)時(shí)系統的方案。該方案包括腦電采集電路、基于FPGA的VGA視覺(jué)刺激器和FPGA開(kāi)發(fā)板三部分。用FPGA取代計算機,作為腦機接口的控制和信息處理器。利用VHDL編程,在FPGA中實(shí)時(shí)處理采集的腦電信號,提取并識別瞬態(tài)視覺(jué)誘發(fā)電位信號,轉換為控制命令,反饋給視覺(jué)刺激器。實(shí)驗結果表明,本方案可以有效地實(shí)現腦機接口實(shí)時(shí)系統,并達到較高的正確率和通信速度。
  • 關(guān)鍵字: 腦機接口  VGA視覺(jué)刺激器  FPGA  

獨立分量分析中NLPCA-RLS算法IP核的設計

  • 為解決實(shí)時(shí)性盲信號分離的問(wèn)題,基于獨立分量分析的模型,設計出了NLPCA-RLS算法的IP核。利用Simulink和DSP Builder對算法中用到的乘法器、查找表、狀態(tài)機等進(jìn)行建模,通過(guò)Quartus II綜合后在A(yíng)ltera FPGA器件中進(jìn)行硬件仿真。仿真實(shí)驗分別采用人工生成的周期信號和真實(shí)的語(yǔ)音信號進(jìn)行驗證。實(shí)驗結果表明,該IP核能很好的完成瞬時(shí)混合模型中盲信號的分離,具有很強的實(shí)用性。
  • 關(guān)鍵字: DSPBuilder  IP核  FPGA  

基于FPGA的鍵盤(pán)輸入累計存儲IP核的設計與驗證

  • 基于FPGA設計了一款通用鍵盤(pán)IP核,該核主要實(shí)現對鍵盤(pán)輸入信號的計算與存儲功能,并在quartusⅡ環(huán)境下使用VHDL語(yǔ)言,采用自頂向下設計方式,編輯生成RTL原理圖,并做了相關(guān)的時(shí)序仿真驗證。經(jīng)驗證此IP核具有較強的魯棒性和較高的反應速度,可作為基礎輸入模塊,為其他模塊提供有力控制輸入與數據支持。
  • 關(guān)鍵字: 鍵盤(pán)IP核  VHDL  FPGA  

電子齒輪比在FPGA中的實(shí)現

  • 伺服系統中采用電子齒輪來(lái)匹配指令脈沖當量和位置反饋脈沖當量。本文分析了電子齒輪的工作原理,提出了一種位置指令脈沖處理電路來(lái)把三種可能的脈沖輸入形式轉換成統一的可被接受的形式,并在Xilinx ISE開(kāi)發(fā)環(huán)境下進(jìn)行VHDL編程,用數字方法實(shí)現了電子齒輪比,最后利用Modelsim軟件仿真驗證了該設計的正確性和可行性。
  • 關(guān)鍵字: 電子齒輪  Xilinx  位置反饋脈沖  

基于FPGA具有自適應功能的數據采集系統設計

  • 為了滿(mǎn)足工業(yè)上數據采集的自適應需要,本文采用FPGA設計實(shí)現了高速數據采集,整個(gè)系統分為高速數據采集模塊、數據緩沖模塊、數據存儲模塊。其中數據采集模塊對濾波放大后的輸入信號進(jìn)行采樣,采樣率可調;數據緩沖模塊負責對采樣得到的數據進(jìn)行緩存:數據存儲模塊負責將緩存后的數據傳輸至存儲器進(jìn)行存儲。使用Quartus Ⅱ仿真工具對各子模塊功能進(jìn)行了時(shí)序仿真,最后介紹了本設計中制作的兩塊電路板并加以調試,測試結果表明本設計滿(mǎn)足系統指標。
  • 關(guān)鍵字: 自適應  程控放大器  FPGA  
共6799條 84/454 |‹ « 82 83 84 85 86 87 88 89 90 91 » ›|

xilinx fpga介紹

  Xilinx FPGA   Xilinx FPGA主要分為兩大類(lèi),一種側重低成本應用,容量中等,性能可以滿(mǎn)足一般的邏輯設計要求,如Spartan系列;還有一種側重于高性能應用,容量大,性能能滿(mǎn)足各類(lèi)高端應用,如Virtex系列,用戶(hù)可以根據自己實(shí)際應用要求進(jìn)行選擇。 在性能可以滿(mǎn)足的情況下,優(yōu)先選擇低成本器件。   Xilinx FPGA可編程邏輯解決方案縮短了電子設備制造商開(kāi)發(fā)產(chǎn)品的時(shí)間 [ 查看詳細 ]

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>