<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> xilinx fpga

主飛行儀表圖形加速顯示系統的FPGA設計

  • 針對主飛行顯示儀對圖形處理和顯示的苛刻要求,采用基于儀器總線(xiàn)和擴展總線(xiàn)的高速陣列信號處理板的設計模式,提出了一種基于硬件加速的PFD圖形顯示設計方法。該方法實(shí)現了圖形分層雙緩存交替切換、圖形填充、圖形合成和多通道DMA像素引擎,提高了PFD圖形生成和顯示的實(shí)時(shí)性和可靠性。實(shí)踐證明,該設計顯著(zhù)解決了PFD圖形顯示系統中的速度瓶頸。
  • 關(guān)鍵字: 圖形處理  圖形合成  FPGA  

用FPGA內部集成的DSP實(shí)現圖像處理的實(shí)例分析

  • intevac是商用和軍用市場(chǎng)光學(xué)產(chǎn)品的前沿開(kāi)發(fā)商。本文介紹該公司nightvista嵌入式電子系統的開(kāi)發(fā),該產(chǎn)品是高性能超低亮度緊湊型攝像機。該攝像機最初采用了流行的數字信號處理器、幾個(gè)assp和外部存儲器件。系統對性能的需求越來(lái)越高,工程師團隊決定試驗一種替代方案——在可編程邏輯中實(shí)現可配置軟核處理器。
  • 關(guān)鍵字: 圖像處理  NIOS  FPGA  

一種并行存儲器系統的FPGA實(shí)現

  • 圍繞小衛星體積小、重量輕和價(jià)格低廉的特點(diǎn),一個(gè)多CPU共享內存的系統(CPU仍然采用有相應宇航級器件的8086)將是比較合適的選擇。同時(shí)為了提高共享內存的數據通信帶寬,使其不成為整個(gè)系統的瓶頸,本文提出了一個(gè)用ASIC設計一個(gè)共享總線(xiàn)開(kāi)關(guān)網(wǎng)絡(luò )(簡(jiǎn)稱(chēng)SBSN,下同),組合成Omega網(wǎng)絡(luò )的方案,以消除對某一組內存的總線(xiàn)競爭,實(shí)現多CPU對共享分組存儲系統的低位交叉并行訪(fǎng)問(wèn)。
  • 關(guān)鍵字: 并行存儲器  多CPU共享內存  FPGA  

一個(gè)進(jìn)位保留加法陣列的HDL代碼生成器

  • 多加數的加法器是FPGA的一個(gè)比較常見(jiàn)的應用。仿真對比了其三種實(shí)現方案的性能和所消耗資源,得出進(jìn)位保留加法陣列是首選方案。針對進(jìn)位保留加法陣列實(shí)現的復雜性給出了一個(gè)加法陣列的HDL代碼生成器,極大地簡(jiǎn)化了加法陣列的設計工作。
  • 關(guān)鍵字: HDL代碼生成器  加法器  FPGA  

FPGA系統調試問(wèn)題及提高調試效率的方法

  • 本文就調試FPGA系統時(shí)遇到的問(wèn)題及有助于提高調試效率的方法,針對Altera和Xilinx的FPGA調試提供了最新的方法和工具。
  • 關(guān)鍵字: 邏輯分析儀  測試內核  FPGA  

基于FPGA的IDE硬盤(pán)數據AES加解密研究與實(shí)現

  • 提出了基于FPGA對IDE硬盤(pán)數據進(jìn)行AES加解密的方法。對算法進(jìn)行了改進(jìn)和優(yōu)化,以降低加解密過(guò)程對IDE硬盤(pán)數據傳輸速度的影響。
  • 關(guān)鍵字: AES加解密  IDE  FPGA  

面積優(yōu)先的分組密碼算法SMS4 IP核設計

  • 對新分組密碼算法SMS4進(jìn)行了FPGA實(shí)現。所設計的SMS4算法的IP核主要包括具有加解密功能的非流水線(xiàn)式數據通路和實(shí)時(shí)產(chǎn)生子密鑰的密鑰擴展模塊,并且支持電子密碼本(ECB)和分組鏈接(CBC)兩種工作模式。提出了一種不含密鑰初始化的運行模式,使解密吞吐率提高近一倍。
  • 關(guān)鍵字: 分組密碼  IP核  FPGA  

基于FPGA的全數字鎖相環(huán)路的設計

  • 介紹了應用VHDL技術(shù)設計嵌入式全數字鎖相環(huán)路的方法。詳細敘述了其工作原理和設計思想,并用可編程邏輯器件FPGA予以實(shí)現。
  • 關(guān)鍵字: VHDL  數字鎖相環(huán)  FPGA  

基于FPGA和TMS320DM642的CCD圖像采集和處理系統硬件設計

  • 為能高速、有效、實(shí)時(shí)采集CCD視頻圖像,提出了一種實(shí)時(shí)視頻圖像采集和處理系統設計方案。重點(diǎn)介紹其硬件設計原理、關(guān)鍵電路的設計,其主要功能是從CCD攝像頭輸出的模擬視頻信號中提取實(shí)時(shí)圖像,數字化后送入處理器作后期圖像處理和分析。
  • 關(guān)鍵字: CCD視頻  DM642  FPGA  圖像采集  

基于FPGA的線(xiàn)陣CCD器件驅動(dòng)器及其系統控制邏輯時(shí)序的設計

  • 介紹一種基于FPGA設計線(xiàn)陣CCD器件TCDl208AP復雜驅動(dòng)電路和整個(gè)CCD的電子系統控制邏輯時(shí)序的方法,并給出時(shí)序仿真波形。工程實(shí)踐結果表明,該驅動(dòng)電路結構簡(jiǎn)單、功耗小、成本低、抗干擾能力強,適應工程小型化的要求。
  • 關(guān)鍵字: 時(shí)序綜合分析  CCD  FPGA  

利用FPGA技術(shù)實(shí)現數字通信中的交織器和解交織器

  • 介紹用FPGA實(shí)現數字通信中的交、解交織器的一種比較通用的方案,詳細說(shuō)明了設計中的一些問(wèn)題及解決辦法。還介紹了一種實(shí)現FPGA中信號延時(shí)的方法。
  • 關(guān)鍵字: 數字通信  交織器  FPGA  信號延時(shí)  

基于FPGA的小型星載非制冷紅外成像系統設計與實(shí)現

  • 根據內編隊重力場(chǎng)衛星紅外成像工作環(huán)境的溫度要求,選取了非制冷長(cháng)波紅外焦平面陣列探測器——UL 03 16 2,并在此基礎上進(jìn)行了系統的軟硬件設計。
  • 關(guān)鍵字: 非制冷紅外成像  MircoBlaze  FPGA  

FPGA低功耗設計小貼士

  • 采用FPGA進(jìn)行低功耗設計并不是一件容易的事,盡管有許多方法可以降低功耗。FPGA的類(lèi)型、IP核、系統設計、軟件算法、功耗分析工具及個(gè)人設計方法都會(huì )對產(chǎn)品功耗產(chǎn)生影響。值得注意的是,如果使用不當,有些方法反而會(huì )增加功耗,因此必須根據實(shí)際情況選擇適當的設計方法。
  • 關(guān)鍵字: 功率估算  結構設計  FPGA  

基于FPGA的高速并行Viterbi譯碼器的設計與實(shí)現

  • 針對319卷積編碼,提出一種Viterbi譯碼器的FPGA實(shí)現方案。該方案兼顧了資源消耗和譯碼效率,通過(guò)有效的時(shí)鐘和存儲介質(zhì)復用,實(shí)現了高速并行的譯碼功能,并利用Verilog語(yǔ)言在Xilinx ISE 6.2中進(jìn)行了建模仿真和綜合實(shí)現。
  • 關(guān)鍵字: 卷積編碼  Viterbi譯碼器  FPGA  

FPGA加速三維CT圖像重建

  • 針對三維圖像重建的經(jīng)典算法(FDK算法)在FPGA上的加速,提出了并行無(wú)等待流水線(xiàn)的實(shí)現方法。實(shí)驗結果表明,該方法獲得了較高的加速比。
  • 關(guān)鍵字: 三維圖像重建  FDK算法  FPGA  
共6799條 76/454 |‹ « 74 75 76 77 78 79 80 81 82 83 » ›|

xilinx fpga介紹

  Xilinx FPGA   Xilinx FPGA主要分為兩大類(lèi),一種側重低成本應用,容量中等,性能可以滿(mǎn)足一般的邏輯設計要求,如Spartan系列;還有一種側重于高性能應用,容量大,性能能滿(mǎn)足各類(lèi)高端應用,如Virtex系列,用戶(hù)可以根據自己實(shí)際應用要求進(jìn)行選擇。 在性能可以滿(mǎn)足的情況下,優(yōu)先選擇低成本器件。   Xilinx FPGA可編程邏輯解決方案縮短了電子設備制造商開(kāi)發(fā)產(chǎn)品的時(shí)間 [ 查看詳細 ]

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>