時(shí)延估計算法的FPGA實(shí)現

時(shí)延估計是雷達、聲納等領(lǐng)域經(jīng)常遇到的一個(gè)問(wèn)題，提出了利用相關(guān)計算法實(shí)現時(shí)延估計，并通過(guò)互譜插值提高估計精度。結合FPGA器件特性，運用VHDL語(yǔ)言編程，實(shí)現了整個(gè)相關(guān)算法。利用QuartusⅡ和Matlab軟件進(jìn)行了聯(lián)合仿真，結果證明了設計的正確性。

時(shí)延估計算法的FPGA實(shí)現.pdf