EEPW首頁(yè) >>
主題列表 >>
xilinx fpga
xilinx fpga 文章 進(jìn)入xilinx fpga技術(shù)社區
硬件描述語(yǔ)言Verilog HDL設計進(jìn)階之： 典型實(shí)例-狀態(tài)機應用
- 狀態(tài)機設計是HDL設計里面的精華，幾乎所有的設計里面都或多或少地使用了狀態(tài)機的思想。狀態(tài)機，顧名思義，就是一系列狀態(tài)組成的一個(gè)循環(huán)機制，這樣的結構使得編程人員能夠更好地使用HDL語(yǔ)言，同時(shí)具有特定風(fēng)格的狀態(tài)機也能提高程序的可讀性和調試性。
- 關(guān)鍵字： VerilogHDL 狀態(tài)機 FPGA
硬件描述語(yǔ)言Verilog HDL設計進(jìn)階之： 邏輯綜合的原則以及可綜合的代碼設計風(fēng)格
- 用always塊設計純組合邏輯電路時(shí)，在生成組合邏輯的always塊中，參與賦值的所有信號都必須有明確的值，即在賦值表達式右端參與賦值的信號都必需在always @(敏感電平列表)中列出。
- 關(guān)鍵字： VerilogHDL 邏輯綜合 FPGA
基于FPGA的可配置判決反饋均衡器的設計
- 在移動(dòng)通信和高速無(wú)線(xiàn)數據通信中，多徑效應和信道帶寬的有限性以及信道特性的不完善性導致數據傳輸時(shí)不可避免的產(chǎn)生碼間干擾，成為影響通信質(zhì)量的主要因素，而信道的均衡技術(shù)可以消除碼間干擾和噪聲，并減少誤碼率。其中判決反饋均衡器（DFE）是一種非常有效且應用廣泛得對付多徑干擾得措施。
- 關(guān)鍵字： 無(wú)線(xiàn)數據通訊 可配置均衡器 FPGA
Verilog HDL基礎之：實(shí)例5 交通燈控制器
- 本實(shí)例通過(guò)Verilog HDL語(yǔ)言設計一個(gè)簡(jiǎn)易的交通等控制器，實(shí)現一個(gè)具有兩個(gè)方向、共8個(gè)燈并具有時(shí)間倒計時(shí)功能的交通燈功能。
- 關(guān)鍵字： VerilogHDL 華清遠見(jiàn) FPGA 交通燈控制器
基于FPGA的CAN總線(xiàn)轉換USB接口的設計方案
- 這里以CAN總線(xiàn)通信接口為例，詳細論述了基于FPGA的CAN總線(xiàn)轉換USB接口的設計方案。
- 關(guān)鍵字： 光電隔離 CAN總線(xiàn)轉換器 FPGA
xilinx fpga介紹
Xilinx FPGA
Xilinx FPGA主要分為兩大類(lèi)，一種側重低成本應用，容量中等，性能可以滿(mǎn)足一般的邏輯設計要求，如Spartan系列；還有一種側重于高性能應用，容量大，性能能滿(mǎn)足各類(lèi)高端應用，如Virtex系列，用戶(hù)可以根據自己實(shí)際應用要求進(jìn)行選擇。 在性能可以滿(mǎn)足的情況下，優(yōu)先選擇低成本器件。
Xilinx FPGA可編程邏輯解決方案縮短了電子設備制造商開(kāi)發(fā)產(chǎn)品的時(shí)間 [ 查看詳細 ]
xilinx fpga電路
xilinx fpga相關(guān)帖子
xilinx fpga資料下載
xilinx fpga專(zhuān)欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì )員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473