<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> xilinx fpga

基于FPGA的生物電阻抗成像系統設計

  • 根據電阻抗斷層成像技術(shù)要求,設計了以Spartan3E系列XC3S500E FPGA為核心的16電極生物電阻抗成像系統,系統嵌入8 bit微處理器PicoBlaze實(shí)現邏輯控制并產(chǎn)生激勵信號實(shí)現高速A/D采集及實(shí)現數字解調,通過(guò)RS232將采集數據傳輸到PC機,重建人體內部的電阻率分布或其變化圖像。為廣泛應用研究電阻抗斷層成像技術(shù)提供一種
  • 關(guān)鍵字: Spartan3E  生物電阻抗成像系統  FPGA  

基于FPGA的VLIW微處理器的設計與實(shí)現

  • 超長(cháng)指令字VLIW微處理器架構采用了先進(jìn)的清晰并行指令設計。VLIW微處理器的最大優(yōu)點(diǎn)是簡(jiǎn)化了處理器的結構,刪除了處理器內部許多復雜的控制電路,它能從應用程序中提取高度并行的指令數據,并把這些機器指
  • 關(guān)鍵字: VLIW微處理器  并行指令控制  FPGA  

FPGA的雙緩沖模式PCI Express總線(xiàn)設計

  • 介紹了軟件無(wú)線(xiàn)電平臺中基于FPGA的雙緩沖模式PCI Express(PCIE)總線(xiàn)的設計與實(shí)現。設計了基于Xilinx Virtex6 FPGA的通用軟件無(wú)線(xiàn)電平臺,開(kāi)發(fā)了基于Linux系統的驅動(dòng)程序和PCIE硬核的DMA控制器。雙緩沖提高了數據傳輸速度,節約了硬件資源。測試結果顯示,該系統工作穩定可靠,讀寫(xiě)速度可達402 MB/s。
  • 關(guān)鍵字: PCIExpress總線(xiàn)  雙緩沖模式  FPGA  

基于FPGA的模糊控制交通燈控制方案設計

  • 針對目前交叉路口交通控制信號燈的綠信比固定不變的問(wèn)題,提出一種模糊控制的方案。根據當前相位的車(chē)流量和當前相位與下一相位車(chē)流量之差,實(shí)時(shí)控制相位綠信比,縮減車(chē)輛在交叉路口的排隊長(cháng)度。綠信比可在FPGA上模擬實(shí)現,采用EElements ISE Development Kit開(kāi)發(fā)套件,使用ISE10.1軟件設計工具,對上述控制方案進(jìn)行仿真。
  • 關(guān)鍵字: 模糊控制  交通燈控制方案  FPGA  

基于FPGA的PUSCH信道估計仿真與實(shí)現

  • 基于最小平方 (LS) 算法,利用FPGA實(shí)現了一種適用于TD-LTE系統的上行信道估計算法。主要研究了如何利用FPGA實(shí)現LS算法,包括算法的介紹、方案的形成、FPGA實(shí)現的處理流程、FPGA實(shí)現結果及分析。以Virtex-5芯片為硬件平臺,完成了仿真、綜合、板級驗證等工作。實(shí)現結果表明,該信道估計算法應用到TD-LTE系統具有良好的穩
  • 關(guān)鍵字: PUSCH  信道估計仿真  FPGA  

FPGA設計系統時(shí)鐘的影響因素及其分析

  • 時(shí)鐘是整個(gè)電路最重要、最特殊的信號,系統內大部分器件的動(dòng)作都是在時(shí)鐘的跳變沿上進(jìn)行, 這就要求時(shí)鐘信號時(shí)延差要非常小, 否則就可能造成時(shí)序邏輯狀態(tài)出錯;因而明確FPGA設計中決定系統時(shí)鐘的因素,盡量較小時(shí)鐘的延時(shí)對保證設計的穩定性有非常重要的意義。
  • 關(guān)鍵字: 信號時(shí)延  系統時(shí)鐘  FPGA  

一種基于FPGA技術(shù)的紅外視頻采集系統設計

  • 介紹了一種基于FPGA技術(shù)的紅外視頻采集系統組成架構,給出了各功能模塊的實(shí)現方法,包括主要的HDL代碼、SignaltapII波形以及QuartusII頂層原理,并制作電路板進(jìn)行調試,最終的紅外圖像通過(guò)VGA實(shí)時(shí)顯示。結果表明該系統能充分利用FPGA技術(shù)的優(yōu)勢,具有擴展性好、控制靈活、開(kāi)發(fā)周期短等特點(diǎn)。
  • 關(guān)鍵字: 紅外視頻采集系統  ADV7181B  FPGA  

JavaCard指令處理器的FPGA設計和實(shí)現

  • 給出了一種基于微碼的JavaCard指令處理器的FPGA設計和實(shí)現,以此JavaCard CPU為核心搭建的測試平臺已集成在一塊FPGA上實(shí)現。
  • 關(guān)鍵字: JavaCard  復雜指令集  FPGA  

基于FPGA的LBS控制器設計

  • 通過(guò)對LBS控制器的控制信號、LBS總線(xiàn)讀寫(xiě)操作時(shí)序、LBS狀態(tài)機進(jìn)行分析,設計并實(shí)現了一個(gè)高效、可靠的LBS控制器來(lái)實(shí)現FPGA和PEX8311的通信系統,在PEX8311和FPGA接口中運行狀態(tài)正常,穩定性強,成功應用于某視頻采集卡、某PCIe數據采集卡等,基于FPGA設計的LBS控制器具有靈活性強、可編程能力強、適應性強等優(yōu)點(diǎn)。
  • 關(guān)鍵字: LBS控制器  PEX8311  FPGA  

FPGA設計流程及其布線(xiàn)資源解析

  • 電路設計與輸入是指通過(guò)某些規范的描述方式,將工程師電路構思輸入給EDA工具。常用的設計方法有硬件描述語(yǔ)言(HDL)和原理圖設計輸入方法等。原理圖設計輸入法在早期應用得比較廣泛,它根據設計要求,選用器件、繪制原理圖、完成輸入過(guò)程。這種方法的有點(diǎn)是直觀(guān)、便于理解、元器件庫資源豐富。但是在大型設計中,這種方法的可維護性較差,不利于模塊構造與重用
  • 關(guān)鍵字: 布線(xiàn)資源  功能仿真  FPGA  

基于FPGA的海量數據采集系統設計

  • 最近幾年,FPGA以其應用的靈活方便蓬勃發(fā)展,在通信、航空航天、醫療設備、消費類(lèi)電子產(chǎn)品等領(lǐng)域一展身手。使用FPGA控制CF的技術(shù)到目前為止還沒(méi)有成熟,本文從硬件和軟件角度出發(fā),介紹了FPGA與CF卡的接口設計、給出了用雙RAM訪(fǎng)問(wèn)CF卡的編程,并且利用FPGA作為FIFO對AD采集的數據進(jìn)行緩沖,然后存儲到大容量的CF卡中。
  • 關(guān)鍵字: 海量數據采集  THS4052  MAX4125  FPGA  

基于FPGA的空間電場(chǎng)信號數據采集與處理系統設計

  • 提出一種基于FPGA的空間電場(chǎng)信號數據采集與處理系統的設計方案,FPGA為主控制器控制A/D采樣和同步422發(fā)送。X,Y,Z三個(gè)方向的空間電場(chǎng)信號經(jīng)過(guò)信號處理和A/D采樣,在FPGA片內濾波劃分為不同的頻段,通過(guò)同步422接口發(fā)送到后續設備。該系統性能可靠穩定,致力于應用在探空火箭有效載荷——箭載電場(chǎng)儀上,對其他電場(chǎng)信號采集與處理系統也有
  • 關(guān)鍵字: 空間電場(chǎng)  數據采集  FPGA  

基于FPGA的跳頻通信系統設計

  • 本跳頻系統中,FPGA是硬件邏輯的載體,完成基帶信號采樣后的混頻、濾波等操作及對DDS、ADC等外部邏輯的控制;dsp控制FPGA內部邏輯以及DDS、ADC等邏輯單元完成跳頻通信系統基帶部分的發(fā)射與接收及其一系列計算任務(wù);高精度時(shí)鐘源為整個(gè)系統提供時(shí)間基準,經(jīng)過(guò)dsp、FPGA、DDS等器件內部鎖相環(huán)倍頻,為各器件提供主時(shí)鐘。
  • 關(guān)鍵字: 跳頻通信  基帶模塊  FPGA  

高速定點(diǎn)FFT算法的FPGA設計方案

  • 著(zhù)重討論基于FPGA的64點(diǎn)高速FFT算法的實(shí)現方法。采用高基數結構和流水線(xiàn)結構,大大提高了FFT處理器的運行速度。同時(shí)塊浮點(diǎn)結構的引入,也大幅減少了浮點(diǎn)操作占用FPGA器件的資源數目,兼顧了FPGA高精度、低資源、低功耗的特點(diǎn)。
  • 關(guān)鍵字: 高速FFT算法  高基數結構  FPGA  流水線(xiàn)結構  

基于Nios II的多媒體廣告系統

  • 電子屏的出現,不僅可以使企業(yè)更全面的展示產(chǎn)品,推廣企業(yè)文化,而且可以滿(mǎn)足不同讀者的需求,改善城市環(huán)境,提升人民生活質(zhì)量,更重要的是廣告能夠更及時(shí)、更準確、更全面的展示自己的新產(chǎn)品,第一時(shí)間與消費者進(jìn)行溝通,贏(yíng)得市場(chǎng),獲取利潤,以及根據市場(chǎng)動(dòng)態(tài)更及時(shí)更全面的做出市場(chǎng)決策?;谝陨显?,我們采用Nios II軟核設計了能及時(shí)發(fā)布戶(hù)外廣告、電子公告的多媒體廣告系統。
  • 關(guān)鍵字: NiosII處理器  多媒體廣告  FPGA  
共6799條 83/454 |‹ « 81 82 83 84 85 86 87 88 89 90 » ›|

xilinx fpga介紹

  Xilinx FPGA   Xilinx FPGA主要分為兩大類(lèi),一種側重低成本應用,容量中等,性能可以滿(mǎn)足一般的邏輯設計要求,如Spartan系列;還有一種側重于高性能應用,容量大,性能能滿(mǎn)足各類(lèi)高端應用,如Virtex系列,用戶(hù)可以根據自己實(shí)際應用要求進(jìn)行選擇。 在性能可以滿(mǎn)足的情況下,優(yōu)先選擇低成本器件。   Xilinx FPGA可編程邏輯解決方案縮短了電子設備制造商開(kāi)發(fā)產(chǎn)品的時(shí)間 [ 查看詳細 ]

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>