<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> xilinx fpga

FPGA設計開(kāi)發(fā)軟件Quartus II的使用技巧之: 典型實(shí)例-LogicLock功能演示

  • 本節旨在通過(guò)Quartus軟件自帶的工程實(shí)例——“l(fā)ockmult”來(lái)熟悉Altera Quartus II邏輯鎖定功能LogicLock的使用方法。在本節中,將主要講解下面知識點(diǎn)。
  • 關(guān)鍵字: QuartusII  LogicLock  FPGA  

基于Verilog HDL的SDX總線(xiàn)與Wishbone總線(xiàn)接口轉化的設計與實(shí)現

  • 針對機載信息采集系統可靠性、數據管理高效性以及硬件成本的需求,介紹了基于硬件描述語(yǔ)言Verilog HDL設計的SDX總線(xiàn)與Wishbo ne總線(xiàn)接口轉化的設計與實(shí)現,并通過(guò)Modelsim進(jìn)行功能仿真,在QuartusⅡ軟件平臺上綜合,最終在A(yíng)ltera公司的CyclONeⅢ系列FPGA上調試。實(shí)驗證明了設計的可行性。
  • 關(guān)鍵字: SDX總線(xiàn)  Wishbone總線(xiàn)  FPGA  

基于FPGA的DDR內存條的控制研究

  • 隨著(zhù)數據存儲量的日益加大以及存儲速度的加快,大容量的高速存儲變得越來(lái)越重要。內存條既能滿(mǎn)足大容量的存儲又能滿(mǎn)足讀寫(xiě)速度快的要求,這樣使得對內存條控制的應用越來(lái)越廣泛。首先介紹了內存條的工作原理,內存條電路設計的注意事項,以及如何使用FPGA實(shí)現對DDR內存條的控制,最后給出控制的仿真波形。
  • 關(guān)鍵字: DDR  內存條  FPGA  

FPGA系統設計的仿真驗證之: FPGA設計仿真驗證的原理和方法

  • 嚴格來(lái)講,FPGA設計驗證包括功能與時(shí)序仿真和電路驗證。仿真是指使用設計軟件包對已實(shí)現的設計進(jìn)行完整測試,模擬實(shí)際物理環(huán)境下的工作情況。
  • 關(guān)鍵字: 仿真驗證  ModelSim  FPGA  CompilerII  FoundationSeries  Quartus  

基于FPGA的LVDS模塊在DAC系統中的應用

  • 介紹了LVDS技術(shù)的原理,對LVDS接口在高速數據傳輸系統中的應用做了簡(jiǎn)要的分析,著(zhù)重介紹了基于FPGA的LVDS_TX模塊的應用,并通過(guò)其在DAC系統中的應用實(shí)驗進(jìn)一步說(shuō)明了LVDS接口的優(yōu)點(diǎn)。
  • 關(guān)鍵字: LVDS接口  高速數據傳輸  FPGA  

FPGA控制CLC5958型A/D轉換器高速PCI采集

  •  隨著(zhù)信息技術(shù)的發(fā)展,基于微處理器的數字信號處理在測控、通訊、雷達等各個(gè)領(lǐng)域得到廣泛的應用。被處理的模擬信號也在向高頻、寬帶方面發(fā)展,但這需要高速、高分辨率的數字采集卡以將模擬信號數字化。美國國家半導體公司新推出的系列高速、高分辨率模/數轉換器(如CLC5958)就非常適用于需要高速、高分辨率的信號采集系統。
  • 關(guān)鍵字: CLC5958型  A/D轉換器  FPGA  PCI  

FPGA系統設計的仿真驗證之: 功能仿真和時(shí)序仿真的區別和實(shí)現方法

  • 這里我們使用一個(gè)波形發(fā)生器作為例子,來(lái)說(shuō)明如何使用Modelsim對Quartus II生成的IP Core和相應的HDL文件進(jìn)行功能仿真和時(shí)序仿真。這個(gè)例子里面使用到了由Quartus II生成的一個(gè)片上ROM存儲單元。這種存儲單元和RAM一樣,都是基本的FPGA片上存儲單元,在以后的設計里面會(huì )經(jīng)常使用到。
  • 關(guān)鍵字: 仿真驗證  功能仿真  FPGA  時(shí)序仿真  

基于EDMA的FPGA與DSP之間圖像高速穩定數據傳輸的的設計與實(shí)現

  • 設計了在FPGA與DSP之間進(jìn)行圖像數據傳輸的硬件結構,介紹了EDMA的工作原理、傳輸參數配置和EDMA的傳輸流程。在開(kāi)發(fā)的實(shí)驗平臺上實(shí)現了這一傳輸過(guò)程。借助TI公司的DSP調試平臺CCS把接收到的圖像數據恢復成圖像,驗證了傳輸過(guò)程的正確性和穩定性。
  • 關(guān)鍵字: EDMA  數據傳輸  FPGA  

FPGA系統設計的仿真驗證之: 仿真測試文件(Testbench)的設計方法

  • 隨著(zhù)設計量和復雜度的不斷增加,數字設計驗證變得越來(lái)越難,所消耗的成本也越來(lái)越高。面對這種挑戰,驗證工程師必須依靠相應的驗證工具和方法才行。對于大型的設計,比如上百萬(wàn)門(mén)的設計驗證,工程師必須使用一整套規范的驗證工具;而對于較小的設計,使用具有HDL testbench的仿真器是一個(gè)不錯的選擇。
  • 關(guān)鍵字: 仿真驗證  仿真測試文件  FPGA  Testbench  

基于D類(lèi)功率放大的高效率音頻功率放大器設計

  • 為提高功放效率,以適應現代社會(huì )高效、節能和小型化的發(fā)展趨勢,以D類(lèi)功率放大器為核心,以單片機89C51和可編程邏輯器件(FPGA)進(jìn)行控制及時(shí)數據的處理,實(shí)現了對音頻信號的高效率放大。系統最大不失真輸出功率大于1 W,可實(shí)現電壓放大倍數1~20連續可調,并增加了短路保護斷電功能,輸出噪聲低。系統可對功率進(jìn)行計算顯示,具有4位數字顯示,精度優(yōu)于5%
  • 關(guān)鍵字: 音頻放大器  D類(lèi)功率放大  FPGA  

FPGA設計開(kāi)發(fā)軟件Quartus II的使用技巧之: 創(chuàng )建工程設計文件

  • Quartus II軟件將工程信息存儲在Quartus II工程配置文件中,如表5.1所示。它包含有關(guān)Quartus II工程的所有信息,包括設計文件、波形文件、SignalTap? II文件、內存初始化文件以及構成工程的編譯器、仿真器和軟件構建設置。
  • 關(guān)鍵字: QuartusII  編譯器  FPGA  仿真器  

FPGA設計開(kāi)發(fā)軟件Quartus II的使用技巧之:Quartus II軟件基礎介紹

  • Quartus II設計軟件是Altera提供的完整的多平臺設計環(huán)境,能夠直接滿(mǎn)足特定設計需要,為可編程芯片系統(SOPC)提供全面的設計環(huán)境。Quartus II軟件含有FPGA和CPLD設計所有階段的解決方案。
  • 關(guān)鍵字: QuartusII  Max+PlusII  FPGA  

硬件描述語(yǔ)言Verilog HDL設計進(jìn)階之:使用函數實(shí)現簡(jiǎn)單的處理器

  • 本實(shí)例使用Verilog HDL設計一個(gè)簡(jiǎn)單8位處理器,可以實(shí)現兩個(gè)8位操作數的4種操作。在設計過(guò)程中,使用了函數調用的設計方法。
  • 關(guān)鍵字: VerilogHDL  函數  處理器  FPGA  

硬件描述語(yǔ)言Verilog HDL設計進(jìn)階之:自動(dòng)轉換量程頻率計控制器

  • 本實(shí)例使用Verilog HDL設計一個(gè)可自動(dòng)轉換量程的頻率計控制器。在設計過(guò)程中,使用了狀態(tài)機的設計方法,讀者可根據綜合實(shí)例6的流程將本實(shí)例的語(yǔ)言設計模塊添加到自己的工程中。
  • 關(guān)鍵字: VerilogHDL  頻率計控制器  FPGA  

基于PXI總線(xiàn)的航天設備測試用高精度恒流源的設計與實(shí)現

  • 給出了一種基于PXI總線(xiàn)的高精度恒流源的實(shí)現方法,介紹了其電路各個(gè)組成部分。測量結果其精度和分辨率均為15.7位,可應用于要求高精度的測試系統。
  • 關(guān)鍵字: 高精度恒流源  PXI總線(xiàn)  FPGA  
共6799條 81/454 |‹ « 79 80 81 82 83 84 85 86 87 88 » ›|

xilinx fpga介紹

  Xilinx FPGA   Xilinx FPGA主要分為兩大類(lèi),一種側重低成本應用,容量中等,性能可以滿(mǎn)足一般的邏輯設計要求,如Spartan系列;還有一種側重于高性能應用,容量大,性能能滿(mǎn)足各類(lèi)高端應用,如Virtex系列,用戶(hù)可以根據自己實(shí)際應用要求進(jìn)行選擇。 在性能可以滿(mǎn)足的情況下,優(yōu)先選擇低成本器件。   Xilinx FPGA可編程邏輯解決方案縮短了電子設備制造商開(kāi)發(fā)產(chǎn)品的時(shí)間 [ 查看詳細 ]

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>