基于FPGA的高速并行Viterbi譯碼器的設計與實(shí)現
針對319卷積編碼,提出一種Viterbi譯碼器的FPGA實(shí)現方案。該方案兼顧了資源消耗和譯碼效率,通過(guò)有效的時(shí)鐘和存儲介質(zhì)復用,實(shí)現了高速并行的譯碼功能,并利用Verilog語(yǔ)言在Xilinx ISE 6.2中進(jìn)行了建模仿真和綜合實(shí)現。
本文引用地址:http://dyxdggzs.com/article/201706/349281.htm基于FPGA的高速并行Viterbi譯碼器的設計.pdf
評論