<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> xilinx fpga

基于FPGA實(shí)現視頻圖像的一種運動(dòng)估計設計

  • 利用功能強大的FPGA實(shí)現視頻圖像的一種運動(dòng)估計設計,采用的搜索方法是三步搜索法。在進(jìn)行方案設計時(shí),本文采用了技術(shù)比較成熟的VHDL語(yǔ)言進(jìn)行設計,并使用Quartus II軟件進(jìn)行時(shí)序仿真。由仿真結果可知,無(wú)論是在功能的實(shí)現上還是在搜索的準確性、高效性以及FPGA片上資源的利用率上,本設計方案都具有明顯的優(yōu)越性。
  • 關(guān)鍵字: 運動(dòng)估計  視頻編碼器  FPGA  

同步數字復接的設計及其FPGA技術(shù)實(shí)現

  • 在簡(jiǎn)要介紹同步數字復接基本原理的基礎上,采用VHDL語(yǔ)言對同步數字復接各組成模塊進(jìn)行了設計,并在ISE集成環(huán)境下進(jìn)行了設計描述、綜合、布局布線(xiàn)及時(shí)序仿真,取得了正確的設計結果,同時(shí)利用中小容量的FPGA實(shí)現了同步數字復接功能。
  • 關(guān)鍵字: 同步數字復接  VHDL  FPGA  

基于FPGA的流水線(xiàn)結構DDS多功能信號發(fā)生器的設計與實(shí)現

  • 在應用FPGA進(jìn)行DDS系統設計過(guò)程中,選擇芯片的運行速度優(yōu)化和資源利用優(yōu)化常常是相互矛盾的,從發(fā)展趨勢和運算要求看,系統速度指標的意義比面積指標更趨重要?;诖?,介紹了一種流水線(xiàn)結構來(lái)優(yōu)化傳統的相位累加器,在QuartusⅡ開(kāi)發(fā)環(huán)境下搭建系統模型、仿真及下載,并采用嵌入式邏輯分析儀分析和驗證了實(shí)驗結果。該系統可以完成多位頻率控制字的累加,能夠產(chǎn)生正弦波、方波和三角波,具有良好的實(shí)時(shí)性。
  • 關(guān)鍵字: 流水線(xiàn)相位累加器  DDS  FPGA  

基于FPGA的數字復接系統的設計與實(shí)現

  • 提出了基于FPGA技術(shù)實(shí)現數字復接系統的設計方案,并介紹了基群與二次群之間的復接與分接的系統總體設計。硬件電路調試證明,該方案是行之有效的。
  • 關(guān)鍵字: 數字復接系統  基群  FPGA  

一種基于FPGA的嵌入式塊SRAM的設計

  • 文章中提出了一種應用于FPGA的嵌入式可配置雙端口的塊存儲器。該存儲器包括與其他電路的布線(xiàn)接口、可配置邏輯、可配置譯碼、高速讀寫(xiě)電路。在編程狀態(tài)下,可對所有存儲單元進(jìn)行清零,且編程后為兩端口獨立的雙端存儲器。
  • 關(guān)鍵字: 塊存儲器  雙端口  FPGA  

基于光纖通信和PCIExpress總線(xiàn)的高速圖像傳輸系統

  • 提出了一種基于光纖通信和PCI Express總線(xiàn)的高速圖像傳輸系統。分析了系統設計方案,并詳細闡述了FPGA內部邏輯設計,包括光纖接口的數據收發(fā)以及PCI Express總線(xiàn)的DMA傳輸;簡(jiǎn)要介紹了Windows WDM驅動(dòng)程序及MFC應用程序的開(kāi)發(fā);給出了系統測試結果。該系統傳輸速率可達1.5Gb/s,且具有低成本、易擴展等優(yōu)點(diǎn),能夠滿(mǎn)足大多數高幀高清視頻圖像實(shí)時(shí)傳輸的要求。
  • 關(guān)鍵字: PCIExpress  高速圖像傳輸  FPGA  

留有vector的FPGA有被黑的可能

  • Skorobogatov的研究表明,目前比較流行的現場(chǎng)可編程門(mén)陣列(FPGA)故意預留一個(gè)可以重新編譯的Vector(容器)。Skorobogatov表示,如果使用這樣的芯片,那么武器系統以及核工廠(chǎng)等軍事機構可能被利用這個(gè)后門(mén)的病毒來(lái)禁止運行。
  • 關(guān)鍵字: vector  黑客攻擊  FPGA  

基于FPGA的數字音頻廣播系統信號調制系統的實(shí)現

  • 本文設計并在FPGA芯片中實(shí)現了數字音頻廣播系統的信號調制系統。信號調制系統位于整個(gè)數字音頻廣播系統基帶信號處理鏈的末端,是基帶數字信號處理的核心系統。根據Eureka 147標準,信號調制系統需要對輸入的基帶碼流進(jìn)行數字調制、頻域交織、差分調制以及正交頻分復用等一系列處理。所設計的信號調制系統能夠對輸入的基帶碼流進(jìn)行實(shí)時(shí)處理,完成上述信號處理算法,并輸出數字音頻廣播的基帶信號。
  • 關(guān)鍵字: Simulink  DAB  FPGA  

利用混合信號FPGA和先進(jìn)的軟件工具實(shí)現簡(jiǎn)易系統設計

  • 過(guò)去十多年間出現了兩類(lèi)集成處理器的FPGA:帶有處理器軟核的FPGA和帶有處理器硬核的FPGA。它們各有其優(yōu)缺點(diǎn),但其中有些FPGA得以幸存,有的卻慘遭淘汰。問(wèn)題在于嵌入式與 FPGA 設計人員的設計流程和相反特性究竟在多大程度上阻礙了這些器件的快速采納。
  • 關(guān)鍵字: 處理器軟核  嵌入式領(lǐng)域  FPGA  

FPGA在LVDS高速互連中的應用

  • 高速串行互連是標志并行數據總線(xiàn)向串行總線(xiàn)轉變的技術(shù)里程碑,這種技術(shù)是減少設計師面臨的信號阻塞問(wèn)題的方法。這種轉變是由業(yè)界對系統成本和系統擴展能力的要求所推動(dòng)的。隨著(zhù)芯片技術(shù)的發(fā)展和芯片尺寸的縮小,用速率達數千兆位的高速串行互連來(lái)取代傳統的并行結構變得簡(jiǎn)單易行。
  • 關(guān)鍵字: 差分信號技術(shù)  LVDS  FPGA  

基于FPGA的信號小波實(shí)時(shí)處理方法

  • 根據小波去噪的原理及特點(diǎn),提出了用 FPGA實(shí)現小波實(shí)時(shí)信號處理的方法。實(shí)驗結果證明采用FPGA實(shí)現小波信號處理能在低信噪比的情況下有效去除噪聲,同時(shí)能夠滿(mǎn)足信號處理系統的實(shí)時(shí)性要求。
  • 關(guān)鍵字: 小波去噪  信噪比  FPGA  

基于FPGA的HDB3編碼實(shí)現

  • 主要介紹了HDB3 碼( 三階高密度雙極性碼) 的編碼原理,并提出了一種利用FPGA( 現場(chǎng)可編程門(mén)陣列) 實(shí)現HDB3編碼的設計方法。
  • 關(guān)鍵字: HDB3編碼  高密度雙極性碼  FPGA  

多相結構采樣率變換器的FPGA實(shí)現

  • 采樣率變換器是多采樣率系統的一個(gè)重要組成部分。詳細討論了有理數采樣率變換器的原理,同時(shí)結合多采樣率系統網(wǎng)絡(luò )的等效變換和FIR濾波器的多相分解形式[1~2],給出了適合于硬件實(shí)現的一種高效的多相結構,并在A(yíng)ltera公司的FPGA芯片EP1C3T144C6上進(jìn)行了實(shí)現與驗證。
  • 關(guān)鍵字: 多采樣率系統  多相結構  FPGA  

基于FPGA的電控單元噴油脈寬處理

  • 由于電控汽油機在燃用不同比例甲醇汽油時(shí)受空燃比自適應調整的限制而不能正常運轉的問(wèn)題,提出利用FPGA技術(shù)將電控單元輸出的噴油脈寬信號進(jìn)行擴展處理,使得電控汽油機在燃用不同比例甲醇汽油時(shí),空燃比能夠維持在理論空燃比附近,從而使得電控汽油機能夠正常運轉。本系統采用Altera公司的Cyclone系列FPGA芯片EP1C12Q240C8N,在Quatus II開(kāi)發(fā)環(huán)境中給出硬件設計和功能仿真。經(jīng)過(guò)測試,系統滿(mǎn)足對噴油脈寬信號的擴展處理要求且系統性能穩定。
  • 關(guān)鍵字: 空燃比  噴油脈寬  FPGA  

激光告警系統的異步FIFO設計

  • 介紹了在激光告警系統中采用異步FIFO解決A/D數據采樣與FPGA數據處理模塊之間的不同速率匹配問(wèn)題。在分析異步FIFO設計難點(diǎn)基礎上,提出利用Gray碼計數器作為讀寫(xiě)地址編碼,有效地同步了異步信號,避免了亞穩態(tài)現象的產(chǎn)生,給不同速率間的數據傳輸提供了一種有效的解決方案。
  • 關(guān)鍵字: 異步FIFO  A/D數據采樣  FPGA  
共6799條 74/454 |‹ « 72 73 74 75 76 77 78 79 80 81 » ›|

xilinx fpga介紹

  Xilinx FPGA   Xilinx FPGA主要分為兩大類(lèi),一種側重低成本應用,容量中等,性能可以滿(mǎn)足一般的邏輯設計要求,如Spartan系列;還有一種側重于高性能應用,容量大,性能能滿(mǎn)足各類(lèi)高端應用,如Virtex系列,用戶(hù)可以根據自己實(shí)際應用要求進(jìn)行選擇。 在性能可以滿(mǎn)足的情況下,優(yōu)先選擇低成本器件。   Xilinx FPGA可編程邏輯解決方案縮短了電子設備制造商開(kāi)發(fā)產(chǎn)品的時(shí)間 [ 查看詳細 ]

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>