<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> mentor

UnitedSiC(現已被Qorvo收購)宣布推出行業(yè)先進(jìn)的高性能1200V第四代SiC FET

  • 移動(dòng)應用、基礎設施與航空航天、國防應用中 RF 解決方案的領(lǐng)先供應商 Qorvo?近日宣布推出新一代 1200V 碳化硅 (SiC) 場(chǎng)效應晶體管 (FET) 系列,該系列具有出色的導通電阻特性。全新 UF4C/SC 系列 1200V 第四代 SiC FET 非常適用于主流的 800V 總線(xiàn)架構,這種架構常見(jiàn)于電動(dòng)汽車(chē)車(chē)載充電器、工業(yè)電池充電器、工業(yè)電源、DC/DC 太陽(yáng)能逆變器、焊接機、不間斷電源和感應加熱等應用。UnitedSiC/Qorvo 功率器件總工程師 Anup Bhalla 表示:“我們通過(guò)
  • 關(guān)鍵字: Mentor P  Qorvo  SiC FET  

可配置且簡(jiǎn)單易用的組合式可靠性檢查

  • 簡(jiǎn)介雖然產(chǎn)品可靠性一直以來(lái)都是半導體行業(yè)的一個(gè)重要因素,但隨著(zhù)交通運輸、醫療設備和 通信等領(lǐng)域越來(lái)越多地使用電子設備,對于能夠在設計的產(chǎn)品壽命期內按預期工作的集成 電路 (IC) 的需求已呈現出指數級增長(cháng)趨勢。然而,盡管對于精準的可靠性驗證的需求已顯 著(zhù)增長(cháng),但使用現有的驗證技術(shù)確保 IC 可靠性一直是 IC 設計公司面臨的重大挑戰之一。技 術(shù)節點(diǎn)尺寸的縮減加上不同類(lèi)型的設計應用的快速增長(cháng),讓該問(wèn)題變得更加復雜,增加了 需要的可靠性檢查數量及其復雜性。所有這些因素都在有力地推動(dòng)對于準確的自動(dòng)化芯片 可靠性
  • 關(guān)鍵字: EDA  Mentor  Calibre  

MENTOR、AMD 和 MICROSOFT 合作開(kāi)展云上 EDA

  • 如果將部分或全部電子設計自動(dòng)化 (EDA) 計算轉移到云上,設計公司將能獲得靈活的資源和 規模經(jīng)濟性,從而縮短產(chǎn)品上市時(shí)間并加快創(chuàng )新速度。Mentor, a Siemens Business (Mentor) 與 Advanced Micro Devices, Inc. (AMD) 和 Microsoft Azure (Azure) 合作,展示了 Calibre? 平臺 結合云計算如何能夠提供更多計算資源,大幅縮短設計收斂時(shí)間,讓設計更快上市。采用 7nm 量產(chǎn)設計,物理驗證周期縮短了 2.5 倍。CAL
  • 關(guān)鍵字: MENTOR  AMD  MICROSOFT  云上EDA  

利用 Calibre nmLVS-Recon 技術(shù)加快上市速度:電路驗證新范式

  • 背景1981 年是業(yè)界公認的電子設計自動(dòng)化 (EDA) 商業(yè)化元年,Mentor, a Siemens business 自這一年開(kāi)始,長(cháng)期致力于深耕 EDA 工具領(lǐng)域。從一開(kāi)始,我們的 Calibre? 驗證平臺就專(zhuān)注于為企業(yè)提供一流的驗證流程。 在與全球設計人員、工程師和團隊的日?;?dòng)中,我們一直在密切觀(guān)察設計和驗證周期,并不斷努力改 進(jìn)我們的工具以提高生產(chǎn)率。有一個(gè)趨勢非常明顯……流片變得越來(lái)越困難,需要的時(shí)間也越來(lái)越長(cháng)。根據行業(yè)會(huì )議調查得出的統計 數據,每年至少有 50% 的預定流片出現延遲。這些
  • 關(guān)鍵字: EDA  Mentor  Calibre  

利用更高效的 LVS 調試提高生產(chǎn)率

  • 簡(jiǎn)介版圖與電路圖比較 (LVS) 驗證是片上系統 (SOC) 設計周期中集成電路 (IC) 驗證必不可少的組 成部分,但鑒于當今高密度且層次化的版圖、不斷提高的電路復雜性以及錯綜復雜的晶圓 代工廠(chǎng)規則,運行 LVS 可能是一項耗時(shí)且資源密集的工作。全芯片 LVS 運行不僅會(huì )將設計版 圖與電路圖網(wǎng)表進(jìn)行比較,而且通常還包含會(huì )增加 LVS 運行時(shí)間的其他驗證,例如電氣規則 檢查 (ERC) 和短路隔離。根據設計的復雜性,調試這些設計的 LVS 結果可能同樣具挑戰性且耗時(shí),進(jìn)而影響總周轉時(shí) 間 (TAT) 和計
  • 關(guān)鍵字: LVS  SOC  IC設計  Mentor  

Mentor 與三星Foundry開(kāi)展合作 提高產(chǎn)品良率并簡(jiǎn)化存儲器測試

  • Mentor, a Siemens business 近日宣布與三星Foundry合作開(kāi)發(fā)一款新的參考設計套件,旨在幫助雙方共同客戶(hù)簡(jiǎn)化在制造過(guò)程中對于先進(jìn)芯片上系統嵌入式存儲器的測試、診斷和維修。三星Foundry全新的設計解決方案套件 (SF-DSK) 采用了 Mentor 業(yè)界領(lǐng)先的 Tessent?MemoryBIST 軟件技術(shù),可幫助客戶(hù)簡(jiǎn)化可測試性設計流程并提高產(chǎn)品良率。該套件包含一個(gè)用戶(hù)友好的界面,將三星的 efuse 與 Tessent MemoryBIST 軟件的內建自我修復功能連接在一
  • 關(guān)鍵字: Mentor  三星Foundry  存儲器  

先進(jìn)制程推升算力需求 云端EDA帶來(lái)靈活彈性

  • 而隨著(zhù)芯片制程不斷縮小,單一芯片內的晶體管與電路數量也持續倍增,芯片的生產(chǎn)流程也進(jìn)入了新的時(shí)代,云端IC設計就是其中之一趨勢
  • 關(guān)鍵字: 先進(jìn)制程  云端  EDA  Cadence  Mentor  

Mentor系列IC設計工具獲得臺積電最新N5和N6制程技術(shù)認證

  • Mentor, a Siemens business 近日宣布,旗下系列IC設計工具獲得了臺積電(TSMC)業(yè)界領(lǐng)先的 N5 和 N6 制程技術(shù)認證。此外,Mentor 與 TSMC 的合作現已擴展到先進(jìn)封裝技術(shù)領(lǐng)域, Mentor Calibre? 平臺的 3DSTACK 封裝技術(shù)將進(jìn)一步支持 TSMC 的先進(jìn)封裝平臺。TSMC 的 N5 和 N6 制程技術(shù)能夠幫助眾多全球領(lǐng)先的 IC 設計公司提高處理器的性能、縮小尺寸并降低功耗,從而更好地應對汽車(chē)、物聯(lián)網(wǎng)、高性能計算、5G 移動(dòng)/基礎設施、
  • 關(guān)鍵字: Mentor  新思科  IC  

利用可移植性激勵為軟件驅動(dòng)的驗證鋪平道路

  • 簡(jiǎn)介設計正變得日益復雜,越來(lái)越多的設計包含了處理器,甚至經(jīng)常包含多個(gè)處理器。由于處理器是設計的不可分割的一部分,因此我們必須驗證在處理器上運行的軟件與設計的其他部分之間的交互,這一點(diǎn)非常重要。軟件對當今系統的運作至關(guān)重要,因而在實(shí)驗室中調通原型芯片之前,對硬件/軟件邊界的驗證和確認不容出現任何延遲。至少,驗證團隊必須完成這項任務(wù),并且自行承擔風(fēng)險。相信我們都聽(tīng)說(shuō)過(guò)一些嚴重錯誤的場(chǎng)景,例如,團隊在實(shí)驗室中發(fā)現,處理器的總線(xiàn)與設計的連接順序接反了,或者處理器在低功耗模式下再無(wú)法加電啟動(dòng)。硬件/軟件逐步細化一個(gè)
  • 關(guān)鍵字: Mentor  處理器  

Mentor 推出 Tessent Safety 生態(tài)系統以滿(mǎn)足自動(dòng)駕駛時(shí)代的 IC 測試要求

  • 西門(mén)子旗下業(yè)務(wù)Mentor 宣布推出一套全新的 Tessent? 軟件安全生態(tài)系統,即由 Mentor與其行業(yè)領(lǐng)先合作伙伴攜手提供的涵蓋最優(yōu)汽車(chē) IC 測試解決方案的產(chǎn)品組合,該程序能夠幫助 IC 設計團隊滿(mǎn)足全球汽車(chē)行業(yè)日益嚴格的功能安全需求。
  • 關(guān)鍵字: Mentor  Tessent Safety  自動(dòng)駕駛   IC 測試  

AI芯片設計需要新的EDA方法論和工具

  •   王?瑩?(《電子產(chǎn)品世界》,北京?100036)  編者按:科技日新月異的數字時(shí)代,人工智能/機器學(xué)習在半導體業(yè)的應用中快速增長(cháng)。日前,Mentor公司ICEDA部門(mén)的掌舵人 Joseph Sawicki先生在“2019 Mentor論壇”北京站期間,談了人工智能/機器學(xué)習在下一個(gè)10年帶來(lái)的機遇,以及EDA設計和驗證方法論和工具需要哪些新變革?! ? 本土企業(yè)正在加快AI和機器學(xué)習的創(chuàng )新  Joseph最近拜訪(fǎng)了中國的一家初創(chuàng )公司,該公司在2年前(2017年)剛成立,在大約6個(gè)月以前(2019年2月
  • 關(guān)鍵字: 201910  AI  Mentor  

Iluvatar CoreX 選擇使用 Mentor 的 Veloce Strato 硬件加速仿真平臺驗證 AI 芯片和軟件

  • Mentor, a Siemens business 日前宣布,人工智能 (AI) 芯片專(zhuān)業(yè)公司 Iluvatar CoreX 已在 Veloce? Strato 硬件加速仿真平臺上進(jìn)行了標準化,以驗證他們的 AI 云培訓片上系統 (SoC) 芯片集和專(zhuān)有軟件平臺。Iluvatar CoreX 創(chuàng )立于 2015 年 12 月,旨在滿(mǎn)足迅速發(fā)展的 AI 領(lǐng)域對可擴展型高性能芯片解決方案的日益增長(cháng)的需求,為周邊器件和基于云的應用程序實(shí)現高級人工智能?!癐luvatar 的解決方案利用超大規模并行計算架構的優(yōu)勢
  • 關(guān)鍵字: Iluvatar CoreX   Mentor  Veloce Strato  硬件加速仿真平臺  AI芯片  

Mentor Catapult HLS 助力Chips&Media 將深度學(xué)習硬件加速器 IP 交付時(shí)間縮短一半

  •   Mentor?, a Siemens business 今日宣布 Chips&Media? 已成功部署 Mentor Catapult? HLS 平臺,將使用深度神經(jīng)網(wǎng)絡(luò ) (DNN) 算法設計和驗證其 c.WAVE 計算機視覺(jué) IP 的實(shí)時(shí)對象檢測。Chips&Media 是一家面向片上系統 (SoC) 設計高性能、高質(zhì)量視頻 IP 的領(lǐng)先供應商,其產(chǎn)品廣泛應用于汽車(chē)、監控和消費電子領(lǐng)域?! hips&Media 需要通過(guò)減少功能驗證時(shí)間、時(shí)序收斂、自定義和最終優(yōu)
  • 關(guān)鍵字: Mentor  DNN  

Mentor 與 Teradyne 攜手推出 ATE-Connect 測試技術(shù)顯著(zhù)加快芯片調試和調通

  •   除了引入 ATE-Connect 技術(shù)之外,Mentor 的 Tessent 部門(mén)還宣布與 Teradyne 及其他重要客戶(hù)開(kāi)展合作,以驗證整個(gè)解決方案。Teradyne 是面向測試和工業(yè)應用的自動(dòng)化設備的領(lǐng)先供應商。Mentor 的Tessent工具與 ATE-Connect 以及UltraFLEX的 Teradyne PortBridge 相結合,這使得DFT 開(kāi)發(fā)環(huán)境能夠直接與 Teradyne UltraFLEX 通信,實(shí)現 IP 模塊的交互調試,因此測試調試效率的顯著(zhù)提升?!  癟erady
  • 關(guān)鍵字: Mentor  Teradyne   

Mentor 擴展解決方案以支持 TSMC 5nm FinFET 和 7nm FinFET Plus 工藝技術(shù)

  •   Mentor, a Siemens business 今日宣布 Mentor Calibre? nmPlatform 和 Analog FastSPICE? (AFS?) Platform 獲得 TSMC 的 7nm FinFET Plus 和最新版本的 5nm FinFET 工藝的認證。此外,Mentor 還繼續擴展 Xpedition? Package Designer 和 Xpedition Substrate Integrator 產(chǎn)品的功能,以支持 TSMC 的高級封裝產(chǎn)品?! SMC 設
  • 關(guān)鍵字: Mentor  FinFET   
共216條 1/15 1 2 3 4 5 6 7 8 9 10 » ›|

mentor介紹

Mentor Graphics&reg; 是電子設計自動(dòng)化技術(shù)的領(lǐng)導產(chǎn)商,它提供完整的軟件和硬件設計解決方案,讓客戶(hù)能在短時(shí)間內,以最低的成本,在市場(chǎng)上推出功能強大的電子產(chǎn)品。當今電路板與半導體元件變得更加復雜,并隨著(zhù)深亞微米工藝技術(shù)在系統單芯片設計深入應用,要把一個(gè)具有創(chuàng )意的想法轉換成市場(chǎng)上的產(chǎn)品,其中的困難度已大幅增加;為此 Mentor提供了技術(shù)創(chuàng )新的產(chǎn)品與完整解決方案,讓工程師得以 [ 查看詳細 ]

mentor專(zhuān)欄文章

更多

熱門(mén)主題

MENTOR    樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>