<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> builder

基于DSP Builder的16階FIR濾波器實(shí)現

  • 現場(chǎng)可編程門(mén)陣列(FPGA)器件廣泛用于數字信號處理領(lǐng)域.而使用VHDL或VerilogHDL語(yǔ)言進(jìn)行設計的難度較大。提出一種采用DSP Builder實(shí)現FIR濾波器的設計方案,按照Matlab/Simulink/DSP Builder/Modelsim/QuartusⅡ的設計流程,設計一個(gè)16階的FIR低通濾波器,并完成了軟硬件的仿真與驗證。結果表明,該方法簡(jiǎn)單易行,可滿(mǎn)足設計要求,它驗證了采用DSP Builder實(shí)現濾波器設計的獨特優(yōu)勢。
  • 關(guān)鍵字: Builder  DSP  FIR  濾波器    

基于DSP Builder的腦電信號小波處理

  • 基于DSP Builder的腦電信號小波處理,1 引言
    腦電信號EEG(Electroencephalograph)是人體一種基本生理信號,具有重要的臨床診斷和醫療價(jià)值。南于腦電信號自身具有非平穩性隨機的特點(diǎn),因此,對其實(shí)時(shí)濾波具有相當難度。自從Berger 1929年發(fā)現腦電信號
  • 關(guān)鍵字: 小波  處理  電信號  Builder  DSP  基于  DSP  

基于DSP Builder的Chirp信號源設計

  • 設計分析了Chirp函數在時(shí)域和頻域內的一般特點(diǎn)和解析公式。提出首先在A(yíng)ltera DSP開(kāi)發(fā)工具DSP Builder中實(shí)現直接數字合成器(DDS)模塊,根據Chirp函數特定的輸入/輸出(線(xiàn)性和非線(xiàn)性)關(guān)系,計算出當前輸入字與輸出頻率的對應關(guān)系;然后設計控制字子模塊產(chǎn)生DDS模塊的頻率控制字,驅動(dòng)DDS產(chǎn)生不同的輸出頻率,通過(guò)在Matlab的Simu-link環(huán)境下的仿真驗證,得出不同時(shí)刻輸出的頻譜圖,驗證了該設計能很好地實(shí)現Chirp信號源。
  • 關(guān)鍵字: Builder  Chirp  DSP  信號源    

基于DSP Builder的正弦信號源優(yōu)化設計及其FPGA實(shí)現

  • 實(shí)現信號源常用的方法是頻率合成法,其中直接數字頻率合成法是繼直接頻率合成法和間接頻率合成法之后,隨著(zhù)電子技術(shù)迅速發(fā)展的第三代頻率合成技術(shù)。DDS是一種全數字技術(shù),它從相位概念出發(fā)直接合成所需頻率,它具有頻
  • 關(guān)鍵字: Builder  FPGA  DSP  正弦    

基于Matlab/DSP Builder多波形信號發(fā)生器的設計

  •   1 引言  傳統的波形發(fā)生器多采用模擬分立元件實(shí)現,產(chǎn)生的波形種類(lèi)要受到電路硬件的限制,體積大,靈活性和穩定性也相對較差。采用FPGA器件直接實(shí)現多種波形信號發(fā)生器,配以相應的外圍器件實(shí)現的波形發(fā)生器具
  • 關(guān)鍵字: Builder  Matlab  DSP  多波形    

基于C++ Builder的自動(dòng)變速器電控單元實(shí)車(chē)試驗數據采集系統

  • 摘要 本文闡述了基于Borland C++ Builder開(kāi)發(fā)的自動(dòng)變速器電控單元(ECU)實(shí)車(chē)試驗的數據采集系統,通過(guò)對系統硬件結構、軟件編制核心步驟的描述,詳細介紹了系統的開(kāi)發(fā)過(guò)程。本數據采集系統為自動(dòng)變速器電控單元的開(kāi)發(fā)提供了重要的測試平臺。 關(guān)鍵詞 C++ Builder,電控單元,數據采集,液力自動(dòng)變速器   1 引言   液力自動(dòng)變速器是將車(chē)速和節氣門(mén)開(kāi)度等車(chē)輛的狀態(tài)信號作為電控單元(ECU)的輸入信號,經(jīng)電控單元識別判斷處理后,根據換檔規律,發(fā)出信號給相應電磁閥,利用電磁閥控制油壓回路
  • 關(guān)鍵字: ECU  C++ Builder  電控單元  數據采集  液力自動(dòng)變速器  

Altera發(fā)布具有第二代模型綜合技術(shù)的DSP Builder工具8.0

  •   面向高性能數字信號處理(DSP)設計,Altera公司發(fā)布具有第二代模型綜合技術(shù)的DSP Builder工具8.0。該技術(shù)使DSP設計人員第一次能夠自動(dòng)生成基于高級Simulink設計描述的時(shí)序優(yōu)化RTL代碼。借助這一新的DSP Builder,設計人員在幾分鐘內就可以實(shí)現接近峰值FPGA性能的高性能設計。和手動(dòng)優(yōu)化HDL代碼需要數小時(shí)甚至數天時(shí)間相比,這大大提高了效能。   The MathWorks信號處理和通信市場(chǎng)總監Ken Karnofsky評論說(shuō):“DSP Builder是第二
  • 關(guān)鍵字: Altera  DSP Builder  RF  嵌入式  

基于DSP Builder的14階FIR濾波器的設計

  • 數字濾波器在數字信號處理的各種應用中發(fā)揮著(zhù)十分重要的作用,他是通過(guò)對采樣數據信號進(jìn)行數學(xué)運算處理來(lái)達到頻域濾波的目的。數字濾波器既可以是有限長(cháng)單脈沖響應(FIR)濾波器也可以是無(wú)限長(cháng)單脈沖響應(IIR)濾波器。在維納濾波器理論發(fā)明的早期,人們使用IIR濾波器,但現在更多是使用FIR濾波器。本文按照Matlab/Simulink/DSP Builder/QuartusⅡ流程,設計一個(gè)FIR濾波器。Altera DSP Builder是連接Simulink和QuartusⅡ開(kāi)發(fā)軟件的DSP開(kāi)發(fā)工具。在DSP
  • 關(guān)鍵字: 濾波器  設計  FIR  Builder  DSP  基于  

Altera為SOPC Builder工具推出32位V1 ColdFire軟核

  •   為幫助系統級設計人員在FPGA軟核處理器上有更多的選擇,Altera公司(NASDAQ: ALTR)今天宣布,Freescale將為SOPC Builder工具推出32位V1 ColdFire軟核。為迅速方便的使用Altera® Cyclone® III FPGA建立系統級設計,設計人員現在使用SOPC Builder工具時(shí),可以選擇Freescale®、ARM®或者Altera軟核處理器以及50多種其他的知識產(chǎn)權(IP)模塊。   SOPC Builder是獨特的A
  • 關(guān)鍵字: Altera  SOPC Builder  軟核  Freescale  FPGA  

基于DSP Builder的VGA接口設計

  • 引言    隨著(zhù)電子技術(shù)的發(fā)展,VGA(視頻圖形陣列)接口出現在很多嵌入式平臺上,用于圖像信息的實(shí)時(shí)顯示等。在某些情況下,設計者希望通過(guò)普通的顯示器或投影儀觀(guān)測FPGA內部的一些矢量信號,即把帶VGA接口的顯示器當作示波器使用等,這就需要對數據進(jìn)行處理,使之能夠在顯示器上實(shí)時(shí)顯示。   本文基于DSP Builder的VGA接口設計方法,對VGA接口時(shí)序和系統設計需求進(jìn)行了介紹,并在硬件平臺下實(shí)現一維與二維信號的顯示。   VGA接口標準   VGA顯像原理   顯示器通過(guò)光柵掃描的方
  • 關(guān)鍵字: DSP  Builder  VGA  接口  嵌入式系統  嵌入式  

基于DSP Builder的VGA接口設計

  •   摘 要:本文給出了基于A(yíng)ltera DSP Builder平臺下VGA接口的系統級設計方法。該接口模塊可利用NiosⅡ進(jìn)行靈活地控制和配置。文中在CycloneⅡ DSP平臺上實(shí)現了該設計并驗證了設計的有效性。   關(guān)鍵詞:VGA;DSP Builder;SOPC;行頻;場(chǎng)頻   引言   隨著(zhù)電子技術(shù)的發(fā)展,VGA(視頻圖形陣列)接口出現在很多嵌入式平臺上,用于圖像信息的實(shí)時(shí)顯示等。在某些情況下,設計者希望通過(guò)普通的顯示器或投影儀觀(guān)測FPGA內部的一些矢量信號,即把帶VGA接口的顯示器當作示波
  • 關(guān)鍵字: 嵌入式系統  單片機  :VGA  DSP  Builder  行頻  MCU和嵌入式微處理器  

應用SoPC Builder開(kāi)發(fā)電子系統

  • 摘 要:本文從系統總線(xiàn)設計、用戶(hù)自定義指令和FPGA協(xié)處理器的應用這三個(gè)方面詳細介紹了如何應用SoPC設計思想和SoPC Builder工具來(lái)開(kāi)發(fā)電子系統。通過(guò)應用SoPC Builder開(kāi)發(fā)工具,設計者可以擺脫傳統的、易于出錯的軟硬件設計細節,從而達到加快項目開(kāi)發(fā)、縮短開(kāi)發(fā)周期、節約開(kāi)發(fā)成本的目的。  關(guān)鍵詞:SoPC;SoPC Builder;FPGA 引言 隨著(zhù)技術(shù)的進(jìn)一步發(fā)展,SoC設計面臨著(zhù)一些諸如如何進(jìn)行軟硬件協(xié)同設計,如何縮短電子產(chǎn)品開(kāi)發(fā)周
  • 關(guān)鍵字: SoPC  Builder  FPGA  軟硬件設計  系統總線(xiàn)  其他IC  制程  

自頂向下基于DSP Builder的PID控制系統開(kāi)發(fā)

  • 在控制領(lǐng)域中,PID控制足最早發(fā)展起來(lái)的控制策略之一,由于其算法簡(jiǎn)單、魯棒性好和可靠性高,被廣泛應用于工業(yè)過(guò)程控制。
  • 關(guān)鍵字: 控制系統  開(kāi)發(fā)  PID  Builder  基于  DSP  向下  
共33條 2/3 « 1 2 3 »

builder介紹

您好,目前還沒(méi)有人創(chuàng )建詞條builder!
歡迎您創(chuàng )建該詞條,闡述對builder的理解,并與今后在此搜索builder的朋友們分享。    創(chuàng )建詞條

相關(guān)主題

熱門(mén)主題

C++Builder    樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>