基于DSP Builder的Chirp信號源設計

1 Chirp函數的一般特性
電磁波在傳輸過(guò)程中，經(jīng)過(guò)色散介質(zhì)，如不均勻的波導，在高空電離層時(shí)會(huì )發(fā)生色散現象。Chirp函數在射電天文信號的消色散處理中發(fā)揮著(zhù)重要的作用，研究在FPGA中實(shí)現Chirp函數是基于FPGA的射電宇宙信號處理的重要組成部分，如圖1所示。

根據輸出頻率與當前采樣時(shí)刻對應遞變規律，Chirp函數一般分線(xiàn)性(Linear)Chirp函數和非線(xiàn)性(Nonlinear)chirp函數兩種。圖2，圖3是兩種Chirp函數在頻域上的表現圖。
從圖2，圖3可以看出，Chirp函數的頻率輸出與時(shí)間關(guān)系f-t關(guān)系可以總結為：對于線(xiàn)性Chirp函數，在連續域時(shí)間域內有關(guān)系式：

式中：k為常數；f0為初始輸出頻率；t為連續時(shí)間。
在離散時(shí)間域有關(guān)系式：

式中：k為常數；f0為初始輸出頻率；n為采樣點(diǎn)。
對于非線(xiàn)性Chirp函數，在連續域時(shí)間域內有關(guān)系式：

式中：f(t)為非線(xiàn)性函數；f0為初始輸出頻率；t為連續時(shí)間。
在離散時(shí)間域有關(guān)系式：

式中：f(n)為非線(xiàn)性函數；f0為初始輸出頻率；n為采樣點(diǎn)。

2 DDS模塊的設計
數字式頻率合成器(DDS)模塊的工作原理是：將0～2π的正弦函數值分為N份，將各點(diǎn)的幅度值存入ROM中，再用一個(gè)相位累加器每次累加相位值ωT，得到當前的相位值，通過(guò)查找ROM得到當前的幅度值，其系統框圖如圖4所示。

DDS的主要參數包括：系統時(shí)鐘頻率、頻率控制字長(cháng)、頻率分辨率、ROM單元數、ROM字長(cháng)。該設計的DDS是10位的，時(shí)鐘頻率為轉化為VHDL文件后的輸入時(shí)鐘頻率。這是一個(gè)很靈活的輸入頻率。在此，假設輸入頻率為fin，頻率控制字長(cháng)為16位，ROM單元數為210，ROM字長(cháng)為9位，而且頻率分辨率為：

式中：fc為系統時(shí)鐘頻率。
頻率控制字為：

式中：f為要合成的頻率；T為系統時(shí)鐘?？梢?jiàn)，當輸入頻率控制字發(fā)生變化時(shí)，輸出頻率fout也發(fā)生相應的變化，從DDS到Chirp信號源的設計就是基于這一思想，如圖5所示。

其中，輸入端口1為初始相位控制字輸入端，它的輸入值決定了信號源的初始輸出相位。輸入口2為頻率控制字FTW輸入端，若在該輸入端寫(xiě)入不同的頻率控制字值，則可以在輸出端口得到不同的輸出頻率。輸入端口3為初始頻率控制字輸入端，它的輸入值決定了信號源的初始偏置頻率。
LUT為正弦數據查找表模塊(Look Up Table)。根據DSP Builder的算法將一個(gè)完整的正弦波周期進(jìn)行1 024次采樣，并存儲于LUT中。在Matlab中設置Matlab array：511*sin([0：2*pi／(2^10)：2*pi])，左邊的輸入端為查找數據的地址輸入端，右邊的輸出端為離散正弦波信號輸出端。
第一個(gè)并行累加器模塊(Parallel Adder Subtrac-tor)作為相位累加器，采用Altera提供的總線(xiàn)結構(AltBus)模塊決定了該累加器的長(cháng)度為16位，即該累加器最大可輸出范圍為216，由此決定了公式(5)。
第二個(gè)并行累加器模塊(Parallel Adder Subtractor1)作為初相位偏置累加器，將初相位控制字與頻率控制字累加，為輸出頻率提供一個(gè)初始偏置相位。
第三個(gè)并行累加器模塊(Parallel Addersubtractor 2)作為初始頻率偏置累加器，給輸入的頻率控制字提供一個(gè)偏置，是輸出頻率從一個(gè)用戶(hù)自己可定義的初始頻率開(kāi)始變換運行。
利用總線(xiàn)位寬轉換模塊(Bus Conversion)只取出總線(xiàn)信號的高10位，用作驅動(dòng)數據查找表模塊的地址驅動(dòng)信號。為了方便下一步設計，將圖5封裝成子系統模塊(Subsystem Block)，并命名為：DDS_Subsystem，如圖6所示。

圖6中in1為初始相位輸入端，in2為輸入頻率控制字端，in3為初始頻率輸入端。