基于DSP Builder的VGA接口設計

　　摘 要：本文給出了基于A(yíng)ltera DSP Builder平臺下VGA接口的系統級設計方法。該接口模塊可利用NiosⅡ進(jìn)行靈活地控制和配置。文中在CycloneⅡ DSP平臺上實(shí)現了該設計并驗證了設計的有效性。

　　關(guān)鍵詞：VGA;DSP Builder;SOPC;行頻;場(chǎng)頻

　　引言

　　隨著(zhù)電子技術(shù)的發(fā)展，VGA(視頻圖形陣列)接口出現在很多嵌入式平臺上，用于圖像信息的實(shí)時(shí)顯示等。在某些情況下，設計者希望通過(guò)普通的顯示器或投影儀觀(guān)測FPGA內部的一些矢量信號，即把帶VGA接口的顯示器當作示波器使用等，這就需要對數據進(jìn)行處理，使之能夠在顯示器上實(shí)時(shí)顯示。

　　本文基于DSP Builder的VGA接口設計方法，對VGA接口時(shí)序和系統設計需求進(jìn)行了介紹，并在硬件平臺下實(shí)現一維與二維信號的顯示。

　　VGA接口標準

　　VGA顯像原理

　　顯示器通過(guò)光柵掃描的方式，電子束在顯示屏幕上有規律地從左到右、從上到下掃描。在掃描過(guò)程中，受行同步信號控制，逐點(diǎn)往右掃，完成一行掃描的時(shí)間倒數為行頻;同時(shí)又在行同步脈沖期內回到屏幕的左端，從上往下形成一幀，在垂直方向上受場(chǎng)同步信號控制，完成一幀的時(shí)間倒數為場(chǎng)頻。圖像的顯示過(guò)程即為在電子束掃描過(guò)程中，將地址與圖像的像素依次對應，每一個(gè)被尋址的像素只獲得其自身的控制信息，而與周?chē)南袼夭话l(fā)生干擾，從而可以顯示穩定的圖像。

　　VGA接口是顯示卡上輸出模擬信號的接口，也叫D-Sub接口。這種接口上面共有15個(gè)針孔，分成3排，每排5個(gè)，通過(guò)模擬VGA接口顯示圖像的工作原理，將計算機內部以數字方式生成的顯示圖像信息，通過(guò)顯卡中的ADC轉變?yōu)镽、G、B三基色信號和行、場(chǎng)同步信號，通過(guò)電纜傳輸到顯示設備中。

　　VGA時(shí)序

　　VGA的時(shí)序包括水平時(shí)序和垂直時(shí)序，且兩者都包含的時(shí)序參數有：水平(垂直)同步脈沖、水平(垂直)同步脈沖結束到有效顯示數據區開(kāi)始之間的寬度(后沿)、有效顯示區寬度、有效數據顯示區結束到水平(垂直)同步脈沖寬度開(kāi)始之間的寬度(前沿)。水平有效顯示區寬度與垂直有效顯示區寬度邏輯與的區域為可視區域，其他區域為消隱區。

　　一行或一場(chǎng)的時(shí)序信息如圖1所示。

　　圖1 行/場(chǎng)時(shí)序圖

　　根據目前的顯示器性能參數，以L(fǎng)G 505E為例，其最大分辨率已可達到1024