飛思卡爾公司的多核戰略

　　目前，芯片級的多核處理技術(shù)是人們可以預見(jiàn)到的、能顯著(zhù)提升性能的唯一策略，每一家引領(lǐng)潮流的處理器公司都制定了一項多核戰略。Freescale Semiconductor公司最近也完成了多核戰略的修訂。

　　公司自從上世紀90年代中期以來(lái)，就一直在出售某種類(lèi)型的多核芯片。Freescale的被廣泛采用的PowerQUICC通信芯片是一種非對稱(chēng)式的多核處理器，它集成了一個(gè)通用型Power架構的內核，該內核內置一個(gè)專(zhuān)用的網(wǎng)絡(luò )連接加速引擎。這些加速引擎最早于1995年以PowerQUICC通信處理器模塊(CPM)的名字出現，其基礎是一個(gè)專(zhuān)有的RISC架構。2005年，Freescale用QUICC引擎取代了CPM，該引擎本身包含有多個(gè)RISC內核，與CPM實(shí)現了后向兼容。

　　但是，用戶(hù)并不能對CPM進(jìn)行完全的編程。用戶(hù)對其進(jìn)行編程時(shí)，只能通過(guò)Freescale的應用編程接口(API)來(lái)調用數量有限的、預先編寫(xiě)好的函數。更新的QUICC引擎采用了開(kāi)放式的編程模式。因此，由于定義的嚴格程度不同，2005前的PowerQUICC芯片要么是異質(zhì)化的多核設計(Power內核加CPM)，要么是依靠專(zhuān)用加速器來(lái)加強的、傳統的單核設計。不過(guò)，PowerQUICC芯片架構的本質(zhì)特點(diǎn)—在多個(gè)異質(zhì)化的處理單元上運行的分布化的處理—迫使Freescale在很長(cháng)時(shí)間以前，就必須面對非對稱(chēng)的多處理器以及復雜的片上互連所帶來(lái)的挑戰。Freescale也是在多核DSP上實(shí)現對稱(chēng)化處理的先行者之一，在2001年引入了4核MSC8102。MSC8102及其后繼產(chǎn)品都是基于StarCore DSP架構，而非通用的Power架構。

　　2004年10月，Freescale發(fā)布了MPC8641D，一種基于Power的主控制器，帶有雙32 bit Power e600內核。在那時(shí)，原計劃將在05年下半年開(kāi)始提供MPC8641D的樣品，可惜的是，MPC8641D的開(kāi)發(fā)被延遲了一年以上，直到07年4季度推出其改版之前，均無(wú)望進(jìn)入批量生產(chǎn)。

　　在設計下一款多核處理器時(shí)，Freescale從這一艱難的經(jīng)驗中汲取了教訓。在2006年6月，Freescale發(fā)布了PowerQUICC III MPC8572E，一種集成了雙重Power e500內核的高度集成化的通信處理器。這種同質(zhì)化的多核設計支持對稱(chēng)或者不對稱(chēng)的處理，集成了硬件加速器和I/O控制器。MPC8572E在去年6月按時(shí)交付了樣品，確定于08年2季度投入批量制造。

　　盡管在設計高性能、高度集成化的處理器方面擁有長(cháng)期的經(jīng)驗，Freescale在向市場(chǎng)推出雙核的Power芯片(MPC8641D)時(shí)仍然遇到了困難。這些困難對未來(lái)集成4個(gè)或更多Power內核的PowerQUICC設計是有用的經(jīng)驗?，F在正是Freescale通過(guò)推出新的多核平臺，思考未來(lái)的處理能力需求，實(shí)施長(cháng)期多核戰略技術(shù)的機遇。

　　多核平臺的多個(gè)部件

　　Freescale的戰略圍繞著(zhù)面向通信的技術(shù)平臺展開(kāi)，它包含了未來(lái)多核芯片設計所需要的全部部件。主要的部件是一個(gè)32bit的通用處理器內核、專(zhuān)用的加速引擎、具有多核處理能力的混合式仿真環(huán)境、多核軟件開(kāi)發(fā)工具，以及將各個(gè)核、I/O控制器、加速引擎和其他的資源連接起來(lái)的、新的片上互聯(lián)交互架構。該平臺的唯一一個(gè)全新的部件是CoreNet，即片上交換架構。其他的部件都是現有產(chǎn)品的改進(jìn)版本。

　　舉例來(lái)說(shuō)，基本的處理器內核是現有的Power e500內核的增強版本，該經(jīng)過(guò)增強的內核被稱(chēng)為Power e500-mc，目前，其自有的L2高速緩沖被放置在一條后端總線(xiàn)上，與其他的e500-mc內核對一個(gè)L3緩存進(jìn)行一致性的分享。除此之外，e500-mc實(shí)際上與2001年推出的e500內核并無(wú)區別。自有的L2高速緩存有助于減少內核間在總線(xiàn)上進(jìn)行的數據傳輸，這與共享L2高速緩存的情形截然不同。Freescale正試圖通過(guò)在這樣的分層結構中引入一個(gè)共用的L3高速緩存，將自用和共用的高速緩存各自的優(yōu)勢結合起來(lái)。L3高速緩存的規模為數Mbyte。

　　圖1是Freescale的多核平臺方框圖。代表CoreNet模塊的方框表示一個(gè)公共的交叉總線(xiàn)，它實(shí)際上是一種“帶有多個(gè)地址仲裁器的可擴展的交叉架構”，更多的像一個(gè)網(wǎng)格架構那樣運行，但連線(xiàn)密度要低于具有全局點(diǎn)到點(diǎn)連接能力的真正的網(wǎng)格。

圖1 Freescale的多核平臺方框圖

{{分頁(yè)}}

　　值得注意的是，Power e500-mc的功能要比某些其他公司的嵌入式多核設計所用的處理器內核強大得多。Power e500-mc是一種雙向的超標量32bit處理器，Freescale的目標是1.8~2.0GHz范圍的主頻，以及基于絕緣體上硅(SOI)的45nm CMOS工藝。這樣高的時(shí)鐘速度能讓e500-mc與Cavium Network 公司采用了4路超標量的、與MIPS公司兼容的64bit通信處理器中的內核展開(kāi)競爭，后者目前達到了1.0GHz的峰值速度。

　　Freescale對Power 500-mc的選用，反映了所有多核設計者都必須作出的一個(gè)折中選擇：使用數量較少、功能更強的內核，還是使用數量較多而功能較弱的內核。Freescale作出選擇時(shí)所考慮的一個(gè)主要因素，就是能否與現有的PowerQUICC芯片實(shí)現后向兼容。為了維持軟件的兼容性，必須采用一個(gè)Power內核，而Power架構目前尚沒(méi)有4、8或16bit的實(shí)現方案。Freescale可以選擇一個(gè)更簡(jiǎn)單的Power核，例如e200，不過(guò)e500擁有高性能網(wǎng)絡(luò )連接和通信所額外需要的實(shí)力。Freescale的多核平臺也并未排除使用e500-mc之外的其他Power內核，包括功能較弱的e200等內核，或者一起使用的可能性。

　　CoreNet互連能夠將32個(gè)以上的Power e500-mc連接起來(lái)，構成完全一致的片上網(wǎng)絡(luò )。如此大量的內核確實(shí)超越了“多核”的范疇，進(jìn)入了定義尚不嚴格、最近被稱(chēng)為“Manycore(很多核)”的層次—雖然它還達不到級別最高的“大規模并行處理”層次。Freescale的計劃對于一家正在竭力交付其首款同質(zhì)雙核Power芯片的公司來(lái)說(shuō)，似乎顯得過(guò)于野心勃勃。然而，Manycore設計必須在未來(lái)的網(wǎng)絡(luò )和通信應用中進(jìn)行競爭。Freescale的戰略反映了在開(kāi)發(fā)遲遲未能露面的MPC8641D時(shí)所獲得的(正反兩方面的)經(jīng)驗。

　　未來(lái)的Freescale芯片將對Power e 500-mc內核進(jìn)行補充，增添多個(gè)硬件加速器，例如QUICC引擎、壓縮/解壓縮引擎、模式匹配引擎和加密引擎。Freescale正在超前地針對32nm以及更高的技術(shù)進(jìn)行規劃。我們預計，Freescale即將保守地從同質(zhì)的雙核設計開(kāi)始，向前發(fā)展。雙核設計可能已經(jīng)為在4核處理器中將雙芯片耦合在一起的架構做好了準備，而該架構的功耗約為30W。

　　片上網(wǎng)絡(luò )必須具備擴展性

　　CoreNet對于Freescale的多核平臺及其未來(lái)的成功而言，是最為關(guān)鍵的部件。隨著(zhù)內核的數量的增加，傳統多分支總線(xiàn)上的核間總線(xiàn)數據傳輸量將很快達到飽和。如果CoreNet獲得成功，則它將幫助Freescale的多核芯片具有與眾不同的鮮明特色。如果CoreNet成為瓶頸，則它將危及Freescale的整個(gè)多核戰略。

　　圖1是未來(lái)基于CoreNet的多核通信芯片的一個(gè)高度抽象的方框圖。目前Freescale并未公開(kāi)透露詳細的技術(shù)指標。CoreNet有若干重要的特性：首先，它支持同質(zhì)的和異質(zhì)的多核設計—對于PowerQUICC類(lèi)型的通信芯片來(lái)說(shuō)非常重要。其次，它是一種大帶寬的互連，可以支持交換架構上的多種同時(shí)出現的對話(huà)。第三，它能在每個(gè)處理器內核的L2緩存之間保持一致性，并且也與共享的L3高速緩存保持一致性。第四，它允許多個(gè)外部存儲控制器同時(shí)訪(fǎng)問(wèn)交換架構，而不至于相互間造成阻塞。第五，CoreNet有多個(gè)地址仲裁器和自動(dòng)緩沖區。Freescale將CoreNet描述為“自路由器”。這一描述暗示它是一個(gè)基于包的片上網(wǎng)絡(luò )，在這個(gè)網(wǎng)絡(luò )上，處理器核、加速器和其他片上資源都擁有一個(gè)內部的網(wǎng)絡(luò )地址。

　　專(zhuān)門(mén)的網(wǎng)絡(luò )傳輸管理是一個(gè)重要的功能。與某些其他的多核芯片不同，Freescale的器件將不會(huì )被迫留出一個(gè)通用存儲器核作為數據傳輸的監管者。所有的Power e500-mc內核都可用于應用處理。數據往來(lái)的控制將由一個(gè)單獨的數據路徑資源管理器來(lái)負責。Freescale表示，該數據路徑管理器具有足夠的靈活性，可以針對不同的應用進(jìn)行調整。

　　網(wǎng)絡(luò )業(yè)正在鼓吹虛擬化技術(shù)，該技術(shù)可以通過(guò)在單個(gè)系統上運行多重調用的操作系統，極大地削減成本和功耗。Freescale宣稱(chēng)，它的多核平臺將具有可配置的內存區域，因此多個(gè)應用程序和操作系統可以同時(shí)運行而不會(huì )發(fā)生碰撞。

{{分頁(yè)}}

　　軟件開(kāi)發(fā)的混合仿真

　　顯而易見(jiàn)，Freescale的新多核通信平臺是一項復雜的工作。Freescale的未來(lái)的多核PowerQUICC芯片將在某種程度上與PowerQUICC芯片實(shí)現后向兼容。但是，為了讓開(kāi)發(fā)者能夠充分利用將來(lái)更高的集成規模，Freescale的多核平臺也將更好的開(kāi)發(fā)工具作為一個(gè)關(guān)鍵性組成部分。最重要的軟件開(kāi)發(fā)工具之一，就是Simics，一種由第三方公司Virtutech公司所提供的仿真環(huán)境。Simics也可以讓開(kāi)發(fā)者運行整個(gè)多內核設計的精確的全系統模型，其中包括所有的Power內核、硬件加速器和I/O接口。

　　在傳統上，軟件開(kāi)發(fā)者在硬件設計完成前就可以利用仿真器開(kāi)始編寫(xiě)其程序。不過(guò)，Freescale希望編程者能不僅將Simic用于早期的開(kāi)發(fā)，而且也可以用于整個(gè)開(kāi)發(fā)過(guò)程。Simics提供了描述全系統功能的模型，以及對芯片的詳細的描述。它具有先進(jìn)的調試功能，例如檢查點(diǎn)設定、反向執行以及充分的確定性，它還可以在同一時(shí)刻阻止所有的處理器內核的執行。當然，任何軟件仿真器的缺點(diǎn)都是執行緩慢。即使在一個(gè)快速的工作站上，Simics的速度也比所仿真的硬件慢約50倍—約等于40MIPS的運算速度。

　　在Freescale的混合仿真環(huán)境中，Simics的功能模型將是首選，除非開(kāi)發(fā)者需要精確到周期。在那種情況下，開(kāi)發(fā)者也可以切換到Freescale模型中，集中關(guān)注需要精確到周期的那部分代碼—而不必離開(kāi)Simics。兩種仿真模型都可以得到高級的片上調試單元和計量模塊的幫助。Simics已經(jīng)可供Freescale的MPC8641D和MPC8572E之用，提供描述2～8個(gè)核的模型。

　　在任何情況下，在PowerQUICC型的芯片上進(jìn)行多核的編程，都要比針對臺式PC多核處理器的編程工作簡(jiǎn)單。Cavium和PicoChip等公司已經(jīng)可以提供擁有12個(gè)或更多內核的網(wǎng)絡(luò )與通信處理器，而主流的PC市場(chǎng)才剛剛得到它的第一款4核微處理器。

　　為未來(lái)的Manycore時(shí)代做準備

　　Freescale的新多核通信平臺擁有全部的成功元素，而這一戰略的執行本身就是挑戰。為了保持在高性能網(wǎng)絡(luò )和通信市場(chǎng)上的競爭力，Freescale必須讓其戰略真正得以實(shí)施。正如AMD和Intel在其PC處理器業(yè)務(wù)方面所發(fā)現的，提高單核時(shí)鐘頻率是一個(gè)死胡同。多核設計是未來(lái)的選擇，而manycore已經(jīng)正式向嵌入式市場(chǎng)進(jìn)軍。

　　在過(guò)去的兩年中，Cavium已經(jīng)推出了具有與MIPS兼容性的、豐富的網(wǎng)絡(luò )處理器產(chǎn)品線(xiàn)，每個(gè)芯片上可容納多達16個(gè)64bit的內核，而且得到了數不清的硬件加速器和高速I(mǎi)/O接口的增強。PicoChip數年來(lái)一直在交付其大規模并行處理器。AMCC最近發(fā)布了一個(gè)新的32bit Power 架構內核。ARC International、ARM、MIPS以及Tensilica都在向研發(fā)網(wǎng)絡(luò )和通信用芯片的客戶(hù)發(fā)放其32bit處理器內核。為了跟上形勢，Freescale必須加快PowerQUICC的發(fā)展。

　　但是，僅僅在一個(gè)芯片上集成大量的處理器內核是不夠的。沒(méi)有高效率的片上網(wǎng)絡(luò )，相應的瓶頸仍將阻礙處理器、加速引擎、高速緩存、以及其他重要資源的運行。隨著(zhù)處理器內核的數量的增長(cháng)，存儲的一致性也成為一個(gè)讓人頭痛的問(wèn)題。提供足夠高的I/O帶寬，讓芯片能吃飽同樣是一個(gè)挑戰。多核軟件開(kāi)發(fā)的陰影也籠罩在所有的復雜硬件之上，它需要新的編程工具和技術(shù)?，F在需要的是遠大的洞察力，而不是針對點(diǎn)源問(wèn)題的、零碎的解決方案。

　　我們相信Freescale已開(kāi)發(fā)出一個(gè)堅實(shí)的多核平臺。Freescale的戰略包含了一個(gè)關(guān)鍵部件—CoreNet的片上交換架構—該部件可以促成或者突破這一戰略。最終的檢驗將是能否及時(shí)交付與其承諾相一致的集成電路。(本文譯自《微處理器報告》)

　　參考文獻：

　　1. Freescale的關(guān)于多核通信的白皮書(shū), www.freescale.com/files/32bit/doc/white_paper/ MULTICOREFTFWP.pdf

　　2. www.freescale.com/webapp/sps/site/overview.jsp?nodeId=0162468rH3bTdG25E4.