臺積電反擊Intel：不要用老數據侮辱我

　　Intel如何在移動(dòng)處理器市場(chǎng)立足?他們最大的籌碼還是自己的半導體工藝技術(shù)，更先進(jìn)的工藝可以帶來(lái)更強的性能、更低的功耗。Intel此前表示，他們的制程工藝領(lǐng)先對手三年半，雖然沒(méi)有指名道姓，但是誰(shuí)都知道說(shuō)的就是臺積電。如今臺積電也要反擊了，指責Intel之前所用的臺積電工藝數據圖是過(guò)時(shí)的數據，臺積電的工藝并不比Intel差多少。

　　在日前的一次會(huì )議上，臺積電創(chuàng )始人兼董事長(cháng)張忠謀表示，通常他們不會(huì )評論其他公司的技術(shù)，但是Intel之前的宣傳有誤，因此他不得不讓臺積電副總MarkLiu作出解釋。

　　如圖所示，橫坐標是工藝節點(diǎn)，靠前的數字如32nm、22nm、14nmFF是Intel的制程工藝，而28、20、16FF是臺積電的制程工藝?？v坐標是邏輯電路的核心面積，其中藍色曲線(xiàn)是Intel制程工藝與面積的走勢圖，灰色的是Intel之前PPT上的臺積電的走勢，但是臺積電指出，Intel引用的資料是錯誤的，已經(jīng)過(guò)時(shí)了，紅色曲線(xiàn)才是臺積電真正的走勢圖，Intel的資料夸大了二者之間的差距。

　　按照規劃，臺積電今年會(huì )量產(chǎn)20nm工藝，但是20nm不會(huì )持續很久，一年后的2015年臺積電就會(huì )上馬16nmFinFET工藝，因為16nm與20nm工藝是后端兼容的，而FinFET鰭式晶體管(Intel的說(shuō)法是3D晶體管)可以大幅改善電路性能，核心面積也能縮小15%。MarkLiu表示他們的16nm工藝是晶體管密度最大的制程工藝。

　　臺積電也不得不承認的是在16nmFF工藝之前，Intel確實(shí)有工藝優(yōu)勢，不過(guò)差距在縮小，16nmFF工藝只落后Intel一點(diǎn)，而到了10nm節點(diǎn)臺積電會(huì )啟用第三代FinFET工藝，該技術(shù)能帶來(lái)業(yè)界領(lǐng)先的性能與晶體管密度。