EUV 的單次曝光與多次曝光的進(jìn)步

隨著(zhù)半導體器件變得更加復雜，它們的圖案化方法也變得更加復雜。每個(gè)新節點(diǎn)的極小特征尺寸要求光刻技術(shù)不斷進(jìn)步。盡管自行業(yè)成立以來(lái)基本的光刻過(guò)程沒(méi)有改變——通過(guò)光罩將光照射到準備好的硅晶圓上——但該過(guò)程中每個(gè)部分的技術(shù)和方法都發(fā)生了巨大變化。隨著(zhù)極紫外（EUV）光刻技術(shù)在過(guò)去五年從實(shí)驗室過(guò)渡到 7 納米和 5 納米的大規模生產(chǎn)，這些進(jìn)步加速了?，F在，隨著(zhù)高數值孔徑（high-NA）EUV 的即將到來(lái)，對于 3 納米節點(diǎn)及以下的單圖案與多圖案技術(shù)之間的辯論已經(jīng)加劇。

EUV 多圖案光刻技術(shù)的獨特之處在于，決定使用單圖案還是多圖案需要考慮所需的劑量，以使晶圓曝光并仍然可制造。單圖案光刻過(guò)程可能比雙圖案過(guò)程更昂貴，因為單圖案可能需要超過(guò)兩倍的曝光劑量，并且在非常昂貴的掃描儀上比雙圖案過(guò)程具有更差的吞吐量。

推動(dòng)單次曝光的極限

單次曝光涉及使用單一曝光步驟在晶圓上創(chuàng )建所需的圖案，與多圖案方法相比，減少了工藝步驟和相關(guān)成本。這項技術(shù)因其簡(jiǎn)單性和成本效益而長(cháng)期受到半導體制造商的青睞。單次曝光的一些好處包括：

降低缺陷風(fēng)險：與多圖案相比，單次曝光的缺陷風(fēng)險降低，多圖案可能引入對齊問(wèn)題、疊加誤差和其他可能影響產(chǎn)量的缺陷。通過(guò)最小化工藝步驟的數量，單次曝光本質(zhì)上降低了這些風(fēng)險，從而實(shí)現更高的產(chǎn)量和更可靠的制造結果。

提高吞吐量：多圖案需要幾次光刻和刻蝕周期，每次都會(huì )延長(cháng)整體工藝時(shí)間。相比之下，單次曝光簡(jiǎn)化了制造流程，允許更快地處理晶圓。

降低成本：多圖案中每次額外曝光都需要額外的掩模和增加使用先進(jìn)的光刻工具，從而推高成本。通過(guò)減少所需的曝光次數，單次曝光可以大幅節省材料和設備使用。

簡(jiǎn)化過(guò)程控制：在多圖案中管理過(guò)程參數并確保多次曝光的一致性可能具有挑戰性。單次曝光簡(jiǎn)化了過(guò)程控制，使其更容易在制造過(guò)程中保持一致性和可重復性。

制造商非常努力地使單次曝光工作，因為沒(méi)有人想做雙次曝光，這太昂貴了。所以在過(guò)去五年里確實(shí)發(fā)生了這種情況。公司盡可能地推動(dòng)單次曝光技術(shù)，推遲了雙次曝光的需求，比任何人預期的都要長(cháng)。

EUV 掃描儀質(zhì)量的逐步改進(jìn)在將單次曝光擴展到五年前 ASML NXE:3400C 掃描儀剛剛推出時(shí)所不可能的范圍內發(fā)揮了關(guān)鍵作用。從那時(shí)起，功率和掃描儀技術(shù)的進(jìn)一步進(jìn)步，包括更好的鏡頭和更復雜的照明器，有助于降低缺陷率和提高產(chǎn)量。這些改進(jìn)提高了單次曝光的實(shí)際分辨率，使其成為更小特征尺寸的更可行選擇。

ASML 推出了一系列 0.33 NA EUV 光刻設備模型，每次他們這樣做，它們的吞吐量就會(huì )略有提高，疊加效果更好，鏡頭也更好?，F在他們正在發(fā)貨 3800，每一款的可靠性都在不斷提高。

ASML 最新的 EUV 設備的更高源功率使使用更高劑量成為可能，這反過(guò)來(lái)又提高了分辨率并降低了缺陷的可能性。此外，新光刻膠技術(shù)的進(jìn)步提高了靈敏度和分辨率，允許在更小的間距上進(jìn)行更精確的圖案化。

除了提高 EUV 掃描儀本身的規格外，193 納米干法和浸沒(méi)式光刻中使用的一些技巧也已應用于 EUV，以支持更緊密的間距。許多這些是分辨率增強技術(shù)（RET）、源和掩模優(yōu)化（SMO）、更積極的光學(xué)接近校正（OPC）甚至是曲線(xiàn) OPC，加上逆光刻技術(shù)（ILT），無(wú)論是曼哈頓化還是曲線(xiàn)化，用于熱點(diǎn)。

曾經(jīng)在 32 納米間距上具有挑戰性的事情現在在 30 納米上變得具有挑戰性，而在 30 納米上具有挑戰性的事情現在在 28 納米上變得可以管理。盡管使用單次曝光實(shí)現真正的 28 納米間距仍然很困難，但 EUV 工具和抗蝕劑能力的改進(jìn)使我們接近了。

但是，盡管單次曝光很受歡迎，但它也有缺點(diǎn)。在更小的節點(diǎn)上，單次曝光在實(shí)現高精度的更細間距方面存在困難。隨著(zhù)特征尺寸的縮小，誤差的余地減小，使得保持圖案保真度和控制缺陷變得更加困難。在這些尺度上，光子吸收的隨機性也可能導致變化，從而產(chǎn)生缺陷，隨著(zhù)關(guān)鍵尺寸的縮小，這些問(wèn)題變得更加嚴重。此外，單次曝光在這些更小間距上所需的更高劑量可以顯著(zhù)增加整體工藝成本并降低吞吐量。

制造商希望盡可能低地推動(dòng)單次曝光，因為它更具成本效益。但這并不總是那么容易，因為要使單次曝光提供良好的產(chǎn)量通常需要更高的成像劑量，而更高的劑量增加了成本?，F在你有一個(gè)更高成本的單次曝光與一個(gè)更高成本的雙次曝光相比，了解確切的權衡點(diǎn)可能變得棘手。

多圖案化

雖然單次曝光提供了幾個(gè)優(yōu)點(diǎn)，但它在更小的節點(diǎn)上也有明顯的局限性。隨著(zhù)特征尺寸的不斷縮小，行業(yè)越來(lái)越多地轉向多圖案化技術(shù)，以實(shí)現在 3 納米及以下先進(jìn)節點(diǎn)上所需的精度和保真度。

雙圖案化本質(zhì)上比單次曝光更復雜和昂貴，但對于在先進(jìn)節點(diǎn)上實(shí)現最小特征至關(guān)重要。它需要多個(gè)硬掩模和多次曝光，但如果你有一個(gè)寬松的間距并且你正在進(jìn)行雙圖案化，你可以使用更低的劑量，這意味著(zhù)每層的吞吐量比單次曝光更高。所以成本上有一點(diǎn)抵消。

圖 1:雙重圖案會(huì )增加密度。來(lái)源:Lam Research

該行業(yè)多年來(lái)一直使用浸沒(méi)光刻進(jìn)行多圖案化，積累了大量關(guān)于分解設計布局和自對準工藝的知識。多圖案化的原則無(wú)論是對于 193 浸沒(méi)還是 EUV 都是相同的，但要實(shí)現在 3 納米節點(diǎn)及以下實(shí)現產(chǎn)量目標所需的過(guò)程控制和精度水平需要新策略。

過(guò)程控制和 AI

多圖案化的一個(gè)重大挑戰是管理多次曝光，并確保最終圖案的整體性能符合所需規格。多次曝光增加了控制困難，使得保持圖案保真度和一致性更加困難。此外，使用這些技術(shù)與昂貴的 EUV 工具進(jìn)一步復雜化了成本權衡。

先進(jìn)的光刻技術(shù)有超過(guò) 1000 個(gè)設備和過(guò)程參數需要進(jìn)行表征和監控，以獲得質(zhì)量結果。這種需求正在加速 EUV 發(fā)展周期，為人工智能（AI）系統開(kāi)發(fā)，這些系統能夠優(yōu)化多圖案化光刻并改善這些先進(jìn)節點(diǎn)上的疊加誤差等過(guò)程問(wèn)題。

此外，自對準雙圖案化（SADP）和自對準四圖案化（SAQP）等多圖案化技術(shù)對于在 3 納米及以下所需的精細特征的生產(chǎn)是必要的。

自對準雙圖案化（SADP）涉及使用單一光刻曝光，然后進(jìn)行一系列沉積和刻蝕步驟來(lái)創(chuàng )建圖案。該過(guò)程通常從在預制圖案特征的側面沉積間隔材料開(kāi)始。然后使用該間隔作為后續刻蝕步驟的掩模，有效地將單次曝光最初圖案化的特征數量翻倍。

SADP EUV 過(guò)程還可以利用 EUV 的高光刻分辨率創(chuàng )建非常緊密的線(xiàn)端間距和其他設計師所需的節省面積的功能。然而，需要先進(jìn)的制造工具，如逆光刻技術(shù)（ILT），以高度優(yōu)化掩模圖案，減少晶圓上電路特征的最小尺寸和間距。

自對準四圖案化（SAQP）擴展了 SADP 的原則，以實(shí)現更小的特征尺寸。SAQP 涉及額外的間隔沉積和刻蝕周期，有效地將原始光刻曝光的圖案密度增加四倍。這種方法特別適用于創(chuàng )建 3 納米及以下所需的極細間距。

該行業(yè)多年來(lái)一直使用浸沒(méi)光刻進(jìn)行多圖案化，積累了大量關(guān)于分解設計布局和自對準工藝的知識。這些技術(shù)和經(jīng)驗教訓可以與 EUV 光刻一起重新使用。并不是說(shuō) EUV 有任何新技巧。相反，隨著(zhù)我們向更小尺寸的移動(dòng)，對更高水平的過(guò)程控制和精度的需求變得更加關(guān)鍵。

EUV 掩模創(chuàng )新

在過(guò)去五年中，EUV 掩模制造的基礎設施和技術(shù)有了顯著(zhù)改進(jìn)，以滿(mǎn)足 7 納米和 5 納米節點(diǎn)的嚴格要求。EUV 光刻技術(shù)的采用推動(dòng)了光學(xué)接近校正（OPC）和 ILT 的發(fā)展，這對于管理數據量和確保精確檢查 EUV 掩模特征至關(guān)重要。

ASML 在提高 EUV 膜片的性能方面也取得了顯著(zhù)進(jìn)展，實(shí)現了 83% 至 84% 的傳輸率，顯著(zhù)提高了整體缺陷性和傳輸精度。EUV 掩模的整體質(zhì)量也有所提高，使 EUV 光刻更適合大規模生產(chǎn)。

看來(lái) Hoya 和 Asahi Glass 現在正在制造足夠多的無(wú)缺陷掩?？瞻?，人們實(shí)際上可以考慮用某些類(lèi)型的掩模進(jìn)行曝光。這在幾年前是不可想象的?？紤]到五年前生產(chǎn)一個(gè)沒(méi)有缺陷的 EUV 掩?？瞻资且粋€(gè)重要的里程碑，無(wú)缺陷掩?？瞻椎母倪M(jìn)是顯著(zhù)的。

曲線(xiàn)掩模和多圖案化

曲線(xiàn)掩模因其潛在的提高設備性能和降低功耗而受到廣泛關(guān)注。曲線(xiàn)特征允許更有效的設計，從而在最終設備中實(shí)現更高的性能和更低的功耗。然而，將曲線(xiàn)特征整合到多圖案化過(guò)程中還有很長(cháng)的路要走。設計曲線(xiàn)掩模的計算復雜性已經(jīng)需要 GPU 加速和 AI 支持，并且隨著(zhù)多圖案化的增加，這種復雜性呈指數級增長(cháng)。

曲線(xiàn)掩模圖案最初是由曲線(xiàn) ILT 驅動(dòng)的，以獲得最佳分辨率和工藝窗口，并由多束掩模寫(xiě)入器實(shí)現。由于所有 EUV 掩模都是由多束掩模寫(xiě)入器編寫(xiě)的，它們也可以是曲線(xiàn)的。特別是 OPC 很容易從基于段的曼哈頓 OPC 擴展到基于控制點(diǎn)的曲線(xiàn) OPC，公司正忙于將曲線(xiàn)掩模應用于 EUV 和 DUV 層，以縮小節點(diǎn)并提高產(chǎn)量。行業(yè)面臨的下一個(gè)要求是需要將 ILT 擴展到 EUV 的全芯片或全縫曲線(xiàn) ILT。一旦有 ILT 產(chǎn)品能夠做到 EUV 的全縫曲線(xiàn) ILT，它將被行業(yè)采用。

管理這些復雜性的一種方法可能是盡可能簡(jiǎn)單地保持拼接邊界，邊界本身具有最小復雜特征，并且更復雜的曲線(xiàn)特征在半尺寸光罩中，類(lèi)似于在多芯片模塊中采取的方法。這種方法有助于保持對齊和疊加精度，這對于在先進(jìn)節點(diǎn)上多圖案化的成功至關(guān)重要。它確保了關(guān)鍵特征在拼接過(guò)程中不會(huì )受到影響，保持了最終設備的完整性和性能。

即使這是可能的，也需要一段時(shí)間來(lái)解決具有曲線(xiàn)特征的多圖案化的解決方案。在這些尺度上的光刻物理，包括管理 3D 效果和非單色光源，為過(guò)程增加了巨大的復雜性。

High NA EUV

未來(lái)幾年內引入的 High NA EUV 光刻將通過(guò)提供更高的分辨率和改進(jìn)的圖案保真度，顯著(zhù)影響圖案化領(lǐng)域。High NA EUV 技術(shù)旨在減少對多圖案化的需求，將單次曝光擴展到 3 納米及更遠。然而，過(guò)渡到 High NA EUV 帶來(lái)了自己的一套挑戰，需要大量的技術(shù)和財務(wù)投資。

High NA EUV 的主要優(yōu)點(diǎn)是其能夠實(shí)現更細的分辨率，將半導體制造的邊界推向了埃拉。然而，這種增加的分辨率帶來(lái)了新的挑戰，特別是在管理隨機效應和發(fā)展新的抗蝕劑材料方面，這些材料能夠在圖案化更薄層時(shí)承受更高的劑量。

對于 14 埃和 10 埃節點(diǎn)，行業(yè)將使用 High NA EUV，這需要雙曝光拼接來(lái)制造大尺寸芯片。High NA EUV 將需要創(chuàng )新的拼接和疊加控制解決方案，以及先進(jìn)的抗蝕劑材料來(lái)應對更緊密的過(guò)程窗口。

High NA EUV 面臨的一個(gè)主要挑戰是開(kāi)發(fā)合適的抗蝕劑材料，主要是金屬氧化物。這種從傳統的化學(xué)放大抗蝕劑到金屬氧化物抗蝕劑的轉變對行業(yè)來(lái)說(shuō)是一個(gè)重大變化。雖然金屬氧化物抗蝕劑由于其在更小節點(diǎn)上的更高分辨率和靈敏度而提供改進(jìn)的性能，但它們尚未準備好進(jìn)行大規模生產(chǎn)。

盡管如此，High NA EUV 技術(shù)的發(fā)展速度比預期的要快。他們今年夏天就用這些工具成像，這真是相當了不起。但是 High NA EUV 基礎設施的高初始投資是一個(gè)重大障礙，更不用說(shuō)運營(yíng)的持續成本了。公司將不得不權衡這些成本與潛在的好處。

結論

在過(guò)去五年中，EUV 光刻取得了顯著(zhù)進(jìn)展，特別是在單次和雙次圖案化領(lǐng)域。這些進(jìn)步對于實(shí)現更小節點(diǎn)的先進(jìn)半導體器件的生產(chǎn)至關(guān)重要。隨著(zhù)行業(yè)向采用 High NA EUV 工具的方向發(fā)展，持續的創(chuàng )新和合作將是克服新挑戰并實(shí)現這些尖端技術(shù)的全部潛力所必需的。

EUV 光刻中單次和多圖案化之間的持續辯論突顯了半導體制造的動(dòng)態(tài)性質(zhì)。在 3 納米節點(diǎn)及以后，兩種方法都將發(fā)揮關(guān)鍵作用，由技術(shù)進(jìn)步和經(jīng)濟考慮塑造。