這幾個(gè)最為常見(jiàn)的放大器電路設計問(wèn)題，你掉過(guò)坑嗎？

與分立半導體組件相比，使用運算放大器和儀表放大器能 給設計師帶來(lái)顯著(zhù)優(yōu)勢。雖然有關(guān)電路應用的著(zhù)述頗豐， 但由于設計電路時(shí)往往匆忙行事，因而忽視了一些基本問(wèn)題，結果使電路功能與預期不符。在此，咱們論述幾個(gè)最為常見(jiàn)的設計問(wèn)題并提出實(shí)用的解決方案~

1. 缺少直流偏置電流回路

最常見(jiàn)的應用問(wèn)題之一是在交流耦合運算放大器或儀表放 大器電路應用中，沒(méi)有為偏置電流提供直流回路。圖1 中，一個(gè)電容串接在一個(gè)運算放大器的同相(+)輸入端。這 種交流耦合是隔離輸入電壓(VIN)中的直流電壓的一種簡(jiǎn)單 方法。這種方法在高增益應用中尤為有用，在增益較高 時(shí)，即使是放大器輸入端的一個(gè)較小直流電壓，也會(huì )影響 運放的動(dòng)態(tài)范圍，甚至可能導致輸出飽和。然而，容性耦 合進(jìn)高阻抗輸入端而不為正輸入端中的電流提供直流路徑 的做法會(huì )帶來(lái)一些問(wèn)題。

錯誤的交流耦合運算放大器電路

2. 為儀表放大器、運算放大器和ADC提供基準電壓

放大器基準電壓源提供零差 分輸入時(shí)的偏置電壓，而ADC基準電壓源則提供比例因 子。通常在儀表放大器輸出端與ADC輸入端之間使用一個(gè) 簡(jiǎn)單的RC低通抗混疊濾波器來(lái)降低帶外噪聲。設計師一般 傾向于采取簡(jiǎn)單的辦法，比如利用電阻分壓，來(lái)為儀表放 大器和ADC提供基準電壓。在某些儀表放大器應用中，這 種方法有可能導致誤差。

典型單電源電路中儀表放大器驅動(dòng)ADC

3. 正確提供儀表放大器基準電壓

通常認為儀表放大器基準輸入端是高阻抗，因為它是一個(gè) 輸入端口。因此，設計師可能將高阻抗源，比如電阻分壓 器連接至儀表放大器的基準電壓引腳。對于某些類(lèi)型的儀 表放大器，這可能導致嚴重錯誤。

不恰當的使用簡(jiǎn)單分壓器來(lái)直接驅動(dòng)三運放結構儀表放大器的基準引腳

4. 在利用電阻分壓供電電源給運放提供基準的情況 下保持PSR

一個(gè)經(jīng)常被忽視的問(wèn)題是，電源電壓VS的噪聲、跳變、或 漂移會(huì )反饋到基準輸入端進(jìn)而直接疊加到輸出上，僅受分 壓比影響而衰減。實(shí)際的解決方案包括采用旁路和濾波 器，甚至用高精度的基準IC，比如ADR121，來(lái)產(chǎn)生基準 電壓，而不是對VS進(jìn)行分壓。在設計同時(shí)采用儀表放大器和運算放大器的電路時(shí)，這種考慮非常重要。

5. 對單電源運算放大器電路進(jìn)行去耦

單電源運算放大器電路要求對輸入共模電平進(jìn)行偏置以處 理正負擺動(dòng)的交流信號。當采用電阻分壓供電電源的方法 來(lái)提供偏置時(shí)，必須進(jìn)行足夠的去耦處理，以維持PSR不 變。 一種常見(jiàn)的，但是錯誤的做法是通過(guò)一個(gè)帶有0.1 μF旁路電 容的100 kΩ/100 kΩ分壓電路來(lái)向運算放大器的同相端提供 VS/2偏置。如果使用這些值，電源去耦往往顯得不足，因 為其極點(diǎn)頻率僅為32 Hz。

文章來(lái)源：ADI