什么是CoWoS？ 用最簡(jiǎn)單的方式帶你了解半導體封裝！

過(guò)去數十年來(lái)，為了擴增芯片的晶體管數量以推升運算效能，半導體制造技術(shù)已從1971年10,000nm制程進(jìn)步至2022年3nm制程，逐漸逼近目前已知的物理極限，但隨著(zhù)人工智能、AIGC等相關(guān)應用高速發(fā)展，設備端對于核心芯片的效能需求將越來(lái)越高; 在制程技術(shù)提升可能遭遇瓶頸，但是運算資源需求持續走高的情況下，透過(guò)先進(jìn)封裝技術(shù)提升芯片之晶體管數量就顯得格外重要。

01
半導體先進(jìn)封裝技術(shù)

這兩年“先進(jìn)封裝”被聊得很多，“封裝”大概可以類(lèi)比為對電子芯片的保護殼，保護電路芯片免受外界環(huán)境的不良影響。當然芯片封裝還涉及到固定、散熱增強，以及與外界的電氣、信號互連等問(wèn)題，而“先進(jìn)封裝”的核心還在“先進(jìn)”二字上，主要是針對 7nm 以下晶圓的封裝技術(shù); 然而，人工智能浪潮下，帶動(dòng)AI服務(wù)器需求成長(cháng)，也帶動(dòng)英偉達GPU圖形芯片需求，而GPU的CoWoS先進(jìn)封裝產(chǎn)能供不應求，那究竟什么是CoWoS？

02
什么是CoWoS？

CoWoS 是一種 2.5D、3D 的封裝技術(shù)，可以分成“CoW”和“WoS”來(lái)看?！癈oW（Chip-on-Wafer）”是芯片堆疊; “WoS（Wafer-on-Substrate）”則是將芯片堆疊在基板上。CoWoS 就是把芯片堆疊起來(lái)，再封裝于基板上，最終形成 2.5D、3D 的型態(tài)，可以減少芯片的空間，同時(shí)還減少功耗和成本。下圖為CoWoS封裝示意圖，將邏輯芯片及HBM（高帶寬存儲器）先連接于中介板上，透過(guò)中介板內微小金屬線(xiàn)來(lái)整合左右不同芯片的電子訊號，同時(shí)經(jīng)由“硅穿孔（TSV）”技術(shù)來(lái)連結下方基板，最終透過(guò)金屬球銜接至外部電路。

而2.5D與3D封裝技術(shù)則是差別在堆疊方式。2.5D 封裝是指將芯片堆疊于中間層之上或透過(guò)硅橋連結芯片，以水平堆疊的方式，主要應用于拼接邏輯運算芯片和高帶寬存儲器; 3D 封裝則是垂直堆疊芯片的技術(shù)，主要面向高效能邏輯芯片、SoC 制造。

03
先進(jìn)封裝不在封裝廠(chǎng)完成？

說(shuō)到先進(jìn)封裝，首先想到的會(huì )是臺積電而非傳統封測大廠(chǎng)，因為先進(jìn)封裝已經(jīng)面臨到 7nm 以下，而傳統封裝廠(chǎng)研發(fā)速度已無(wú)法跟進(jìn)晶圓制程的腳步，其中 CoWoS 中的 CoW 部分過(guò)于精密，只能由臺積電制造，所以才會(huì )造就這番景象。同時(shí)，臺積電擁有許多全世界的高端客戶(hù)，為此“一條龍”的服務(wù)更能同時(shí)維持制程與封裝部分的良率，未來(lái)面對高階客戶(hù)的交付工作也將更為極致。

04
CoWoS的應用發(fā)展

高端芯片走向多個(gè)小芯片、內存，堆疊成為必然發(fā)展趨勢，CoWoS 封裝技術(shù)應用的領(lǐng)域廣泛，包含高效能運算 HPC、AI 人工智能、數據中心、5G、物聯(lián)網(wǎng)、車(chē)用電子等等，可以說(shuō)在未來(lái)的各大趨勢，CoWoS 封裝技術(shù)會(huì )扮演著(zhù)相當重要的地位。

過(guò)去的芯片效能都仰賴(lài)半導體制程的改進(jìn)而提升，但隨著(zhù)元件尺寸越來(lái)越接近物理極限，芯片微縮難度越來(lái)越高，要保持小體積、高效能的芯片設計，半導體產(chǎn)業(yè)不僅持續發(fā)展先進(jìn)制程，同時(shí)也朝芯片架構著(zhù)手改進(jìn)，讓芯片從原先的單層，轉向多層堆疊。也因如此，先進(jìn)封裝也成為延續摩爾定律的關(guān)鍵推手之一，在半導體產(chǎn)業(yè)中引領(lǐng)浪潮。