5nm？3nm？芯片制程的極限究竟在哪里?

現在的集成電路制造技術(shù)其核心就是光刻技術(shù)，這種方法與照相類(lèi)似，就是將掩模版上的圖形轉移到涂有光致抗蝕劑（或稱(chēng)光刻膠）的硅片上。在實(shí)際工藝中，一個(gè)芯片的產(chǎn)生要經(jīng)歷幾十次光刻才能完成，有些結構層甚至需要多次光刻才能形成。

在這個(gè)發(fā)展階段，所謂的物理極限其實(shí)就是光的波長(cháng)限制，所以科學(xué)家們所做的工作主要是不斷降低用于曝光的光線(xiàn)的波長(cháng)。通過(guò)這種方法，不斷提高光刻分辨率，分辨率高了，同樣大小的硅晶圓上，可以生產(chǎn)更多的芯片。

· 2001年：芯片制程工藝是130nm，例如奔騰3處理器。

· 2004年：90nm的元年。

· 2012年：制程工藝發(fā)展到22nm，此時(shí)聯(lián)電、聯(lián)發(fā)科、格芯等很多廠(chǎng)家可以達到22nm的半導體制程工藝。

· 2015年：芯片制成發(fā)展的一個(gè)分水嶺，進(jìn)入14nm時(shí)，聯(lián)電止步于此。

· 2017年：步入10nm時(shí)代，英特爾停在了10nm，i5和i7處理器由于良率問(wèn)題而遲遲無(wú)法交貨。

· 2018年：7nm來(lái)臨，英特爾至今無(wú)法突破，而美國另一家芯片代工巨頭“格芯”，也是在7納米處倒下的。

· 2019年：6nm開(kāi)始量產(chǎn)。

· 2020年：制程開(kāi)始進(jìn)入5nm時(shí)代，進(jìn)入更難的5nm，只有三星和臺積電生存下來(lái)了。

5nm芯片的現狀

第一款出貨的5nm芯片，是蘋(píng)果2020年10月份發(fā)布并上市的A14仿生芯片，這款SoC的晶體管數量達到118億個(gè)，比A13多大約40%；而第二款則是集成153億個(gè)晶體管的華為麒麟9000。

但是隨著(zhù)半導體技術(shù)逐漸接近物理瓶頸，晶體管尺寸的微縮越來(lái)越難。5nm的手機芯片的表現似乎并不盡人意，不僅在性能提升有限，功耗也面臨“翻車(chē)”。對于普通用戶(hù)來(lái)說(shuō)，設備發(fā)熱嚴重和高功耗會(huì )直接影響使用體驗，芯片散熱差嚴重時(shí)會(huì )導致芯片異常甚至失效。

主要原因是制造工藝不成熟，工藝、IC設計與功耗的不平衡。當制造工藝和IC設計不匹配時(shí)，便會(huì )造成一些問(wèn)題，包括功耗、性能等。

廠(chǎng)商為追求更低的成本，用更小面積的芯片承載更多的晶體管，看似是達成制程越先進(jìn)、芯片性能越好、功耗越低。但實(shí)際情況更復雜，有的廠(chǎng)商通過(guò)增加核心、也有通過(guò)設計更復雜的電路，無(wú)論是增加核心還是設計更復雜的電路，都需要面對功耗激增的問(wèn)題，兩者之間又需要尋找新方法進(jìn)行平衡。

另外，5nm芯片的成本極高。市場(chǎng)研究機構IBS給出的數據顯示，自28nm之后芯片的成本迅速上升：28nm工藝的成本為0.629億美元，到了7nm和5nm芯片的成本迅速暴增，5nm將增至4.76億美元。

在FinFET工藝之后，環(huán)繞式閘極電晶體（GAA）也開(kāi)始提上議程，臺積電原本計劃在5nm節點(diǎn)上應用該技術(shù)，但考慮到綜合性能和成本之后，選擇繼續使用FinFET工藝。讓GAA的應用推遲至3nm節點(diǎn)上。

2nm已經(jīng)開(kāi)始研發(fā)

臺積電5nm雖然已經(jīng)量產(chǎn)，但產(chǎn)能還是很有限，還在持續提升中；另外3nm制程也預計在2021年風(fēng)險量產(chǎn)，在2022年下半年量產(chǎn)，這次臺積電內部又將2nm芯片提上了日程。據財聯(lián)社消息，臺積電方面近期表示，將在新的臺灣研發(fā)中心運營(yíng)一條先進(jìn)生產(chǎn)線(xiàn)，擁有8000名工程師，該設施將專(zhuān)注于研究2納米芯片等產(chǎn)品。有業(yè)界聲音估計，臺積電2nm將在2023年至2024年推出。

圖 | ASML 預測半導體制程升級規劃

從誕生到現在的二十年間，FinEFT技術(shù)已經(jīng)讓芯片工藝節點(diǎn)制程最高突破到3nm。不過(guò)，3nm幾乎已經(jīng)逼近FinFET的極限，再往下發(fā)展，無(wú)論是鰭片距離、短溝道效應還是材料已經(jīng)到達閾值，如果沒(méi)有改變架構，芯片可能連物理結構都構不成。

所以，臺積電的2nm制程用上了GAA技術(shù)，作為FinFET技術(shù)的演進(jìn)，這也可以用來(lái)繼續抑制短溝道效應的技術(shù)。但是在GAA工藝上，臺積電并不是走得最快的。臺積電在最新的3nm制程上還將繼續沿用FinFET工藝，不過(guò)三星的3nm則選擇了GAA工藝路線(xiàn)。

GAA是FinFET技術(shù)的演進(jìn)，其四面都被柵極圍繞，從而再度增強柵極對溝道的控制能力，有效減少漏電。它和FinFET有相同的理念，不同之處在于GAA的柵極對溝道的四面包裹，源極和漏極不再和基底接觸。

根據設計的不同，GAA也有不同的形態(tài)，目前比較主流的四個(gè)技術(shù)是納米線(xiàn)、板片狀結構多路橋接鰭片、六角形截面納米線(xiàn)、納米環(huán)。三星對外介紹的GAA技術(shù)是Multi-Bridge Channel FET（MBCFET），即板片狀結構多路橋接鰭片。臺積電同樣采用MBCFET架構。

GAA可以帶來(lái)性能和功耗的降低，但成本也非常高，三星稱(chēng)其3nm GAA的成本可能會(huì )超過(guò)5億美元。

芯片制程發(fā)展極限

隨著(zhù)芯片尺寸的進(jìn)一步縮小，新的“物理極限”出現了。這就是我們傳統計算機芯片的設計理念問(wèn)題。我們都知道的，現在的電腦是基于數字電路0、1這樣的邏輯電路搭建起來(lái)的。而隨著(zhù)芯片尺寸的減小，最小的PN結也在不斷的減小。由于量子效應，PN結不能形成之前的工作狀態(tài)，也就是說(shuō)，不再表現出0和1這種狀態(tài)，量子效應成為了數字集成電路的攔路虎。

這怎么辦呢？其實(shí)，需要的不是做新的PN結出來(lái)，因為PN結已經(jīng)無(wú)法再小了?？茖W(xué)家們做的工作是，發(fā)展下一代計算機技術(shù)：量子計算機。這種計算機的工作原理跟我們現在的計算機是不同，它是利用量子的波函數來(lái)進(jìn)行計算的。它的計算邏輯不同於數字電子計算機，量子計算用來(lái)存儲資料的對象是量子位元，它使用量子演算法來(lái)進(jìn)行資料操作。

這種變化其實(shí)就是新的技術(shù)手段代替老的技術(shù)手段的過(guò)程。面對無(wú)法再小的數字化集成電路科學(xué)家祭出的新的手段就是量子計算，用量子計算來(lái)取代數字計算，讓計算能力進(jìn)入到一個(gè)新的發(fā)展階段。

還有就是目前，芯片都是由硅為基礎，在上面刻蝕電路，但是，理論研究表明，當芯片制程達到1nm的時(shí)候，量子隧穿效應，就是電子不受控制，所以這是人們很擔心的問(wèn)題，1nm后怎么辦？目前人類(lèi)馬上將硅基材料的性能壓縮到了極限，所以更換材料已經(jīng)被提上日程，目前最有希望的便是二硫化鉬（MoS2）。

硅和二硫化鉬都有晶體結構，但是二硫化鉬對于控制電子的能力要強于硅，眾所周知，晶體管由源極，漏極和柵極，柵極負責電子的流向，它是起開(kāi)關(guān)作用，在1nm的時(shí)候，柵極已經(jīng)很難發(fā)揮其作用了。而通過(guò)二硫化鉬，則會(huì )解決這個(gè)問(wèn)題，而且二硫化鉬的介電常數非常低，可以將柵極壓縮到1nm完全沒(méi)有問(wèn)題。

1nm是人類(lèi)半導體發(fā)展的重要節點(diǎn)，可以說(shuō)，能不能突破1nm的魔咒，關(guān)乎計算機的發(fā)展，雖然二硫化鉬的應用價(jià)值非常大，但是，目前還在早期階段，而且，如何批量生產(chǎn)1nm的晶體管還沒(méi)有解決，但是，這并不妨礙二硫化鉬在未來(lái)集成電路的前景。

持續加碼先進(jìn)制程是一場(chǎng)冒險？

當前，芯片由先進(jìn)制程帶來(lái)的性能、功耗回報正在顯著(zhù)降低。近幾個(gè)月，搭載5nm制程工藝SOC的智能手機陸續上市。從這些手機的實(shí)際表現來(lái)看，無(wú)論是臺積電的5nm FinFET工藝，抑或三星的5nm LPE工藝，性能、功耗提升都未能滿(mǎn)足市場(chǎng)預期。

三星方面，功耗翻車(chē)的問(wèn)題比較突出。采用三星5nm LPE工藝的驍龍888處理器和上代產(chǎn)品驍龍865處理器對比，單核功耗和多核功耗明顯增加，能效表現上大幅下降。

臺積電方面，快步推進(jìn)的5nm，實(shí)際性能提升有些拉胯。以蘋(píng)果A系列處理器為例，同樣基于臺積電7nm制程，A13處理器相比A12處理器CPU性能提升20%、GPU性能提升20%；而基于臺積電5nm制程的A14相比A13，CPU 性能方面提升大約在16.7%左右，GPU性能提升則大約在8.3%左右。

也就是說(shuō)，在蘋(píng)果A系列處理器上，5nm制程進(jìn)步帶來(lái)的進(jìn)步，很可能還比不上蘋(píng)果自己對處理器架構的優(yōu)化升級。雖然有一些業(yè)內人士猜測，這是由于5nm初期良品率不高，蘋(píng)果A14屏蔽了一些核心。但同樣采用臺積電5nm工藝的麒麟9000，其功耗控制較之官方數據也存在較大差異。

5nm先進(jìn)制程工藝的實(shí)際表現普遍稱(chēng)不上令人滿(mǎn)意，對于當前階段使用5nm工藝的產(chǎn)品而言，其營(yíng)銷(xiāo)價(jià)值或許要遠遠超過(guò)先進(jìn)制程本身的實(shí)用價(jià)值。

更加令人感到不安的是，在當前臺積電5nm制程工藝的實(shí)用價(jià)值都很成問(wèn)題的情況下，臺積電還在持續加大對下一代制程節點(diǎn)3nm工藝的研發(fā)投入。在近日的財報會(huì )議上，臺積電管理層宣布2021年計劃將年度資本開(kāi)支從2020年的170億美元大幅提升到250億至280億美元，增幅將達到45%至63%，其中約80%將用于3nm工藝研發(fā)，這意味著(zhù)，臺積電今年將會(huì )有超過(guò)150億美元的資本支出投向3nm工藝。

而根據臺積電此前公布的計劃，他們的3nm工藝，計劃在今年風(fēng)險試產(chǎn)，2022年大規模量產(chǎn)。也就是說(shuō)，按照臺積電的規劃，明年在市場(chǎng)上我們就可以看到一些搭載臺積電3nm工藝的產(chǎn)品。

這依然符合臺積電近幾年來(lái)的先進(jìn)制程升級換代節奏，然而從產(chǎn)品的實(shí)際表現來(lái)看，高昂的代價(jià)并沒(méi)能完美實(shí)現預期中的效果。換而言之，臺積電現在很可能已經(jīng)觸碰到了資本投入和技術(shù)實(shí)現之間的一個(gè)瓶頸，忽視這一瓶頸而又急切想要實(shí)現3nm先進(jìn)制程工藝的臺積電，其實(shí)已經(jīng)陷入了一場(chǎng)極限技術(shù)冒險。