Intel/臺積電/ASML齊捧EUV光刻：捍衛摩爾定律

日前，中國國際半導體技術(shù)大會(huì )（CSTIC）在上海開(kāi)幕，為期19天，本次會(huì )議重點(diǎn)是探討先進(jìn)制造和封裝。

其中，光刻機一哥ASML（阿斯麥）的研發(fā)副總裁Anthony Yen表示，EUV光刻工具是目前唯一能夠處理7nm和更先進(jìn)工藝的設備，EUV技術(shù)已經(jīng)被廣泛認為是突破摩爾定律瓶頸的關(guān)鍵因素之一。

Yen援引統計數據顯示，截至2019年第四季度，ASML當年共售出53臺EUV NXE：3400系列EUV光刻機，使用EUV機器制造的芯片產(chǎn)量已經(jīng)達到1000萬(wàn)片。他說(shuō)，EUV已經(jīng)成為制造7nm、5nm和3nm邏輯集成電路的最關(guān)鍵武器。

Yen還指出，三星電子于2020年3月宣布正式采用EUV光刻設備制造10nm DRAM芯片，預計2021年將大量使用這些設備來(lái)支持先進(jìn)的DRAM工藝。

臺積電研發(fā)副總裁Doug Yu則在會(huì )上提及，Chiplet小芯片系統封裝技術(shù)被認為是擴展摩爾定律有效性的另一種武器，它認為Chiplets可以促進(jìn)芯片集成、降低研發(fā)成本、提高成品率和實(shí)現高性能計算以及設計和架構創(chuàng )新。Yu透露，臺積電開(kāi)發(fā)了LIPINCONTM(低壓封裝互連)技術(shù)，數據傳輸速度為8GB/s/pin，旨在優(yōu)化芯片的性能。

除前端工藝技術(shù)外，臺積電還熱衷于開(kāi)發(fā)先進(jìn)的封裝工藝，最新的3D SoIC封裝技術(shù)將于2021年進(jìn)入批量生產(chǎn)，這將促進(jìn)高性能芯片的成本效益生產(chǎn)。

值得一提的是，Intel院士Ravi Mahajan援引Yole的統計數據稱(chēng)，2024年先進(jìn)的封裝市場(chǎng)規模將增長(cháng)到440億美元，這促使Intel加緊在2.5D和3D封裝業(yè)務(wù)中的部署。

Intel所謂的2.5D封裝即EMIB多芯片互聯(lián)，封裝尺度目前是55nm，3D封裝則是Foveros，尺度50nm。Intel正致力于將EMIB推進(jìn)到30-45 nm，3D Foveros推進(jìn)到20~35nm。