技術(shù)革命！主流芯片架構正在發(fā)生重大變化？

　　主流的芯片制造商和系統供應商都在改變方向，引發(fā)了一場(chǎng)架構創(chuàng )新大賽，創(chuàng )新涉及從存儲器中讀取和寫(xiě)入數據的方式、數據管理和處理方式以及單個(gè)芯片上的各個(gè)元素的結合方式等。雖然工藝節點(diǎn)尺寸仍在繼續縮減，但是沒(méi)有人寄希望于工藝的進(jìn)步可以跟得上傳感器數據的爆炸性增長(cháng)以及芯片間數據流量增加的步伐。

　　在這些創(chuàng )新中， 新型處理器架構專(zhuān)注于研究每個(gè)時(shí)鐘周期內處理更多數據的方法，有時(shí)犧牲部分精度，或者根據應用類(lèi)型提高特定操作的優(yōu)先級;

　　正在開(kāi)發(fā)的新存儲器架構改變了數據存儲、讀取、寫(xiě)入和訪(fǎng)問(wèn)的方式;

　　更有針對性的處理元素散布在系統周?chē)?，更加靠近內存。系統不再依賴(lài)于最適合應用的單個(gè)主處理器，而是根據數據類(lèi)型和應用選擇不同的加速器;

　　通過(guò)人工智能技術(shù)，將不同的數據類(lèi)型融合在一起，形成多種模式，有效地提高了數據密度，同時(shí)最大限度地減少不同數據類(lèi)型之間的差異;

　　封裝組合形式成為架構設計的核心之一，越來(lái)越關(guān)注修改設計的難易。

　　“有一些趨勢導致人們試圖充分挖掘已有方案的潛力?！?Rambus的杰出發(fā)明家Steven Woo說(shuō)，“在數據中心上，你希望硬件和軟件能夠發(fā)揮盡可能多的作用，這是數據中心重新思考其經(jīng)濟成本的方式。啟用一種新功能的成本非常高，但是瓶頸正在日益凸顯，所以我們看到更多專(zhuān)用芯片和提高計算效率的方法不斷涌現，如果可以減少數據在內存和I/O上來(lái)回傳輸的次數，將會(huì )產(chǎn)生很大的影響?！?/p>

　　這些變化在邊緣節點(diǎn)上更加明顯，此外，系統供應商突然意識到有數百億臺設備不斷地產(chǎn)生天量數據，而這些數據無(wú)法全部發(fā)送到云端進(jìn)行處理。在邊緣節點(diǎn)上處理這些數據對節點(diǎn)自身帶來(lái)了挑戰，它們需要在不顯著(zhù)改變功耗預算的情況下大幅提高性能。

　　英偉達的Tesla產(chǎn)品家族首席平臺架構師Robert Ober說(shuō)：“人們把重點(diǎn)放在降低精度上，邊緣節點(diǎn)性能的提升不僅僅體現在更多計算周期上。它需要在內存中放入更多數據，比如您可以使用16位指令格式。 所以，解決方案不是為了提高處理效率而在緩存中存儲更多內容。從統計上看，不同精度的計算結果應該是一致的?！?/p>

　　Ober預測，在可預見(jiàn)的未來(lái)，通過(guò)一系列架構優(yōu)化應該可以每隔幾年就將處理速度提高一倍?！拔覀儗⒁?jiàn)證這些改變，”他說(shuō)?！盀榱藢?shí)現這一目標，我們需要在三個(gè)層面實(shí)現突破。第一是計算，第二是內存，在某些模型中，計算更關(guān)鍵，而在其它模型中內存更關(guān)鍵。第三是主處理器帶寬和I/O帶寬，我們需要在優(yōu)化存儲和網(wǎng)絡(luò )方面做很多工作?！?/p>

　　其中一些變化已經(jīng)發(fā)生。在Hot Chips 2018會(huì )議上的演講中，三星奧斯汀研發(fā)部門(mén)的首席架構師 Jeff Rupley指出了該公司M3處理器的幾個(gè)主要架構變化。其中一個(gè)是每個(gè)周期處理更多的指令，相比于之前M2處理的四條指令/周期，M3為6條。還包括以若干神經(jīng)網(wǎng)絡(luò )取代預取搜索，改善了分支預測，以及將指令隊列深度加倍。

　　從另一個(gè)角度來(lái)看，這些變化也改變了從制造工藝到前端架構/設計和后端封裝的協(xié)同創(chuàng )新關(guān)系。雖然制造工藝仍在不斷創(chuàng )新，但是每次新節點(diǎn)只能帶來(lái)15%到20%的性能和功耗改善，顯然不足以跟上數據的增長(cháng)步伐。

　　“變化正以指數速度發(fā)生，”Xilinx總裁兼首席執行官Victor Peng在Hot Chips的演講中表示。 “現在每年將產(chǎn)生10個(gè)zettabytes [1021字節]的數據，其中大部分是非結構化數據?！?/p>

　　存儲器領(lǐng)域的新方案

　　處理這么多數據需要重新思考系統中的每個(gè)元素，從數據的處理方式到存儲方式都需要重新設計。

　　“業(yè)界已經(jīng)進(jìn)行了多次嘗試，以創(chuàng )建新的內存架構，”eSilicon EMEA創(chuàng )新高級主管CarlosMaciàn說(shuō)?！爱斍皟却娴钠款i在于你需要讀取出一整行，然后再在其中選擇一位。一種新方法是構建可以從左到右、從上到下讀取的內存。您還可以更進(jìn)一步，將計算能力部署到不同的內存中?！?/p>

　　還可以改變內存的讀取方式、處理單元的位置和類(lèi)型，以及使用人工智能技術(shù)優(yōu)化不同數據在整個(gè)系統中存儲、處理、傳輸的優(yōu)先級。

　　“在稀疏數據中，我們一次只能從字節陣列讀取一個(gè)字節的數據，在其它類(lèi)型應用中，也可以在同樣的字節陣列中一次讀取八個(gè)連續數據，而不會(huì )消耗與我們不感興趣的其它字節或字節陣列相關(guān)的能耗，”Cadence產(chǎn)品營(yíng)銷(xiāo)部門(mén)總監Marc Greenberg說(shuō)。 “未來(lái)的新型內存可能更適合處理這類(lèi)事情。比如我們看一下HBM2的架構，HBM2硅片堆棧被安排到16個(gè)64位的虛擬通道中，我們從任何一次對任何虛擬通道的訪(fǎng)問(wèn)中都能得到4個(gè)連續的64位字。因此，有可能構建可水平寫(xiě)入的1，024位寬的數據陣列，一次只讀取4個(gè)64位字?！?/p>

　　內存是馮諾依曼架構的核心組件之一，也正在成為架構創(chuàng )新的最大試驗田之一。AMD的客戶(hù)端產(chǎn)品首席架構師Dan Bouvier表示：“現有架構的一個(gè)大報應就是虛擬內存系統，它迫使你以更加不自然的方式移動(dòng)數據。你需要執行一次又一次轉換。如果您可以消除DRAM中的分區沖突，您可以獲得更高效的數據流動(dòng)。分立GPU可以在90%的效率區間運行DRAM，效率非常高。但是，如果你可以獲得串行的數據傳輸，你也可以在A(yíng)PU和CPU上在80%到85%的效率區間內運行DRAM?！?/p>

　　馮諾依曼架構

　　IBM正在開(kāi)發(fā)一種不同類(lèi)型的內存架構，它本質(zhì)上是磁盤(pán)條帶化技術(shù)的現代版本。磁盤(pán)條帶化技術(shù)將數據不再局限在單個(gè)磁盤(pán)上，同樣，IBM新型內存架構的目標是利用被其系統硬件架構師Jeff Stuecheli稱(chēng)為連接技術(shù)的“瑞士軍刀”的連接器技術(shù)，混合和匹配不同類(lèi)型的數據。

　　“CPU變成了一個(gè)位于高性能信號接口中間的東西，”Stuecheli說(shuō)?！叭绻阈薷奈Ⅲw系結構，不用提高頻率，內核就可以在每個(gè)周期內做更多的事情?！?/p>

　　為了確保這些體系架構能夠處理越來(lái)越龐大的數據，連接性和吞吐能力變得越來(lái)越重要。 “現在最大的瓶頸在于數據傳輸，”Rambus的Woo說(shuō)。 “半導體行業(yè)在提高計算性能方面做得非常出色。 但是，如果您把大量時(shí)間用在等待數據或特定的數據模式上，效率依然無(wú)法提高。必須更快地運行內存。因此，如果你看看DRAM和非易失性存儲器就會(huì )發(fā)現，它們的性能實(shí)際上取決于數據傳輸模式。如果您能夠將數據串起來(lái)，就可以在內存中獲得非常高的效率。但是如果你的數據在空間上隨機分布，效率就會(huì )降低。無(wú)論你怎么做，隨著(zhù)數據量的增加，你必須保證能夠更快地完成所有這些數據傳輸?！?/p>