美研究演算法加速器　盼降低開(kāi)發(fā)成本鼓勵創(chuàng )業(yè)

　　芯片設計的復雜性及日益高漲的成本形成硬件新創(chuàng )公司進(jìn)入市場(chǎng)的阻礙，估計按芯片設計、軟件和制程的不同，一顆新芯片的成本可能高達1.2億美元，不僅不利市場(chǎng)競爭，也使硬件市場(chǎng)由少數廠(chǎng)商所把持。

　　根據The Next Platform報導，為了鼓勵新創(chuàng )公司和市場(chǎng)競爭，美國國防部高級研究計劃局(DARPA)和Semiconductor Research Corporation提供2,750萬(wàn)美元研究經(jīng)費，希望將設計和制造過(guò)程大眾化，降低開(kāi)發(fā)先進(jìn)運算系統所需的成本、復雜性。其中一項為由密西根大學(xué)ADA中心(Center for Applications Driving Architectures)主導的計劃，該中心主任Valeria Bertacco教授表示，將開(kāi)發(fā)一個(gè)隨插隨用的生態(tài)系統，鼓勵自動(dòng)控制、機器人和機器學(xué)習相關(guān)的新運算想法。

　　Bertacco表示希望5年后可以看到剛畢業(yè)的大學(xué)生從事硬件公司創(chuàng )業(yè)，只要將焦點(diǎn)放在特定應用的演算法需求，就可能打造出演算硬件架構或可重復使用的高效運算區塊演算加速器。

　　Bertacco表示，與其針對應用程式本身，設計將著(zhù)重于底層演算法，專(zhuān)用硬件設計的每次運作效率將比通用芯片提升幾個(gè)數量級，這種特定用途的硬件設計目前已經(jīng)出現，但可能需要10年才會(huì )出現成熟且有效率的解決方案。

　　這種方法可以將抽象層級提高，使其高于時(shí)序和功耗優(yōu)化等深度技術(shù)芯片設計問(wèn)題，從硬件的角度來(lái)看就是讓運算成為封裝問(wèn)題，而非一個(gè)需要從頭解決的問(wèn)題。較新的半導體工程和制造發(fā)展，例如使用矽中介層連結不同制程∕工作特性的裸晶并封裝在一起的2.5D技術(shù)將有助實(shí)現此種想法。

　　未來(lái)芯片公司可以生產(chǎn)現成的處理器核心和加速器，任何人都可購買(mǎi)中介層，利用芯片制造商的規模經(jīng)濟來(lái)從事設計，節省幾十萬(wàn)甚至上百萬(wàn)美元的成本。

　　Bertacco指出，對于不適用FPGA以及無(wú)法充分利用CPU效能的特殊領(lǐng)域，就適用這種將多個(gè)加速器卸載到調整編譯器的演算法方法。這個(gè)想法模糊了硬件和軟件的分界，希望在應用層級進(jìn)行思考，并考慮編譯器如何能自動(dòng)利用特定加速器的應用程式達到期望的效能。Bertacco表示，未來(lái)將由異質(zhì)多工處理器所定義，而應用程式和編譯器定義的現有加速器也可以發(fā)揮作用。