Mentor擴展TSMC InFO和CoWoS設計流程解決方案

　　Mentor, a Siemens business 今天宣布為 Calibre? nmPlatform、Analog FastSPICE? (AFS?) Platform、Xpedition? Package Integrator 和 Xpedition Package Designer 工具推出幾項增強功能，以支持 TSMC 的創(chuàng )新 InFO 集成扇出型高級封裝和 CoWoS? 晶圓基底芯片封裝技術(shù)。

　　使用 TSMC InFO 和 CoWoS 3D 封裝技術(shù)，客戶(hù)能夠在單個(gè)器件上混合使用多個(gè)硅片，達到比傳統單片 IC 更高的集成度級別和容量。

　　在 Mentor Calibre 和 Xpedition 平臺的基礎上，Mentor 現在針對InFO推出了完整的從設計到封裝的驗證和分析套件。它的主要優(yōu)勢包括依托 Xpedition Package Integrator 的快速層次化設計原型環(huán)境，提供從設計到流片的快速流程;將 Xpedition Package Designer 和 Calibre Sign-off 驗證套件集成。通過(guò)進(jìn)一步協(xié)作，兩條產(chǎn)品線(xiàn)實(shí)現了在Calibre 3DSTACK 和 Xpedition 工具之間的交互顯示功能，結果可在 Calibre RVE? 界面中查看。

　　TSMC 和 Mentor 還實(shí)現了 Mentor 熱設計流程(包括 Mentor AFS 和 Calibre xACT? 產(chǎn)品)，以支持客戶(hù) InFO 設計的熱相關(guān)仿真。

　　為了實(shí)現封裝級別的跨芯片時(shí)序分析，Mentor 增強了 Xpedition Package Integrator 以支持網(wǎng)表功能，并且結合 Calibre xACT 寄生提取結果，幫助 InFO 和 CoWoS 設計人員驗證時(shí)序要求。

　　對于所有設計流程而言，可靠性都是基本的要求。因此，TSMC 和 Mentor 開(kāi)發(fā)了基于 Mentor Calibre PERC? 可靠性平臺的疊層芯片解決方案，適用于 TSMC 的 InFO 和 CoWoS 流程。這種新產(chǎn)品可滿(mǎn)足Inter-die靜電放電 (ESD) 分析需求。

　　TSMC 設計基礎架構營(yíng)銷(xiāo)部高級總監 Suk Lee 說(shuō)道：“我們與 Mentor 展開(kāi)協(xié)作，為雙方的共同客戶(hù)提供支持，幫助他們快速利用TSMC 的 InFO 和 CoWoS 封裝解決方案，并從中受益?！敖柚m用于 TSMC InFO 和 CoWoS 的 Mentor 設計套件，汽車(chē)、網(wǎng)絡(luò )、高性能計算 (HPC) 和眾多其他市場(chǎng)的客戶(hù)可以達到全新的集成度級別?！?/p>

　　Mentor 副總裁兼 Design to Silicon 事業(yè)部總經(jīng)理 Joe Sawicki 說(shuō)道：“我們非常榮幸能夠與長(cháng)期合作伙伴 TSMC 攜手合作，進(jìn)一步改進(jìn)和完善適用于 InFO 和 CoWoS 封裝技術(shù)的 Mentor 設計解決方案。雙方共同努力，將 3D-IC 打造成能夠替代單片 IC 設計的可行主流解決方案，讓越來(lái)越多的客戶(hù)實(shí)現真正改變世界的卓越創(chuàng )新?！?/p>