基于FPGA的SoC原型驗證的設計與實(shí)現

下面以UART模塊為例，在此框架下根據其接口編寫(xiě)相應的測試程序。
驗證計劃：通過(guò)待驗UART與PC進(jìn)行通信來(lái)驗證其功能是否正確，主要驗證的功能點(diǎn)有：1)寄存器讀寫(xiě)；2)三種工作模式普通模式、自流控模式、LoopBack模式；3)奇偶校驗；4)波特率；5)FIFO觸發(fā)級。
測試程序：根據上邊的功能點(diǎn)可以劃分兩個(gè)測試的基本的函數，一個(gè)是寄存器讀寫(xiě)的測試函數UART_RWTst()，還有一個(gè)就是UART工作配置函數UART_Config()，這個(gè)函數提供一個(gè)接口，通過(guò)這個(gè)接口可以配置UART的工作模式、奇偶校驗方式、波特率大小、FIFO觸發(fā)級。在更高層的測試應用程序中調用配置程序，變化配置參數，使其與PC進(jìn)行收發(fā)數據，然后查看或比對數據，判別其功能是否正確。測試程序文件結構如圖5所示。
驗證結果：當待驗UART向PC發(fā)送數據時(shí)，在PC的超級終端會(huì )顯示這些數據，UART功能驗證結果可通過(guò)觀(guān)測或數據比對來(lái)判斷，如圖6所示。

4 結論
同樣的測試激勵程序在此原型平臺的執行速度要比SDV(Software driven verification)平臺快4～6個(gè)數量級。本驗證平臺的搭建過(guò)程中對其進(jìn)行了形式驗證和時(shí)序分析，大大減少了在原型設計中由于FPGA實(shí)現而導致的錯誤。本平臺的軟件測試程序具有接口簡(jiǎn)單、易調試、可重用性好等特點(diǎn)，筆者在此原型平臺下完成了部分模塊的驗證，有效地提高了驗證效率，縮短了項目的開(kāi)發(fā)周期，加大了流片成功率。