基于SRIO協(xié)議的板級芯片互聯(lián)技術(shù)
加入技術(shù)交流群
軟硬件結合構建寬帶互聯(lián)并行處理的數據處理系統是實(shí)現高速實(shí)時(shí)數據處理的有效方案。基于這樣的方案設計理念，采用多DSP、多FPGA通過(guò)SRIO互聯(lián)來(lái)實(shí)現一個(gè)高速互聯(lián)的計算網(wǎng)絡(luò )，數據可以在DSP之間及DSP與FPGA之間高速傳輸。這樣的互聯(lián)計算網(wǎng)絡(luò )在數據交互、任務(wù)切換、算法分解、計算負載均衡等方面具有較強的適應性、可擴展性。本文介紹了這種基于SRIO互聯(lián)技術(shù)的高速實(shí)時(shí)數據處理硬件平臺，并在該平臺上研究了多DSP之間、DSP與FPGA之間的SRIO通信技術(shù)。
1 SRIO標準
RapiclI／O是面向嵌入式系統開(kāi)發(fā)提出的高可靠、高性能、基于包交換的新一代高速互聯(lián)技術(shù)，已于2004年被國際標準化組織(ISO)和國際電工協(xié)會(huì )(IEC)批準為ISO／IECDIS 18372標準。SRIO則是面向串行背板、DSP和相關(guān)串行數據平面連接應用的串行RapidIO接口。串行RapidIO包含一個(gè)3層結構的協(xié)議，即物理層、傳輸層、邏輯層。物理層定義電氣特性、鏈路控制、低級錯誤管理；傳輸層定義包交換、路由和尋址機制；邏輯層定義總體協(xié)議和包格式?？梢詫?shí)現最低引腳數量，采用DMA傳輸，支持復雜的可擴展拓撲，多點(diǎn)傳輸；可選的1．25 Gbps、2．5 Gbps、3．125 Gbps三種速度能滿(mǎn)足不同應用需求，是未來(lái)十幾年中嵌入式系統互聯(lián)的最佳選擇之一。
2 基于C6455高速SRIO接口的互聯(lián)系統
2．1 C6455的SRIO端口
TMS320C6455(簡(jiǎn)稱(chēng)C6455)是德州儀器(TD公司新推出的一款DSP產(chǎn)品，可實(shí)現更高性能，精簡(jiǎn)代碼，更多片上存儲器及超高帶寬的集成外設。其中最為引人矚目的是第一次實(shí)現了用于處理器間通信的SRIO總線(xiàn)，C6455上的SRIO端口是面向嵌入式領(lǐng)域推出的具有高數率，很少引腳的互聯(lián)方案，并且Rapicl I／O的數據傳輸完全是由硬件實(shí)現的，不需要處理器參與，因此這樣可以實(shí)現一個(gè)高效板級同構互聯(lián)多處理器系統。C6455的SRIO端口一對收發(fā)差分信號對構成一個(gè)全雙工的port(端口)，可以工作在1．25 Gbps、2．5 Gbps、3．125 Gbps的波特率。
2．2 基于SRIO的多C6455互聯(lián)結構
C6455的SRIO端口可以與SRIO交換器件實(shí)現互聯(lián)，也可以在C6455之間通過(guò)連接差分信號來(lái)實(shí)現。如圖1和圖2所示的1x模式和4x模式互聯(lián)關(guān)系，在1x模式中，器件的任何一對發(fā)收信號可以與另一個(gè)器件的收發(fā)信號相互連接組成獨立的1x模式工作。如果兩個(gè)C6455間采用四對全連接方式，則可實(shí)現1個(gè)4x工作模式或者是4個(gè)獨立的1x工作模式。
多DSP及FPGA的并行處理系統主要由4個(gè)C6455處理器和4個(gè)Virtex5LX50T構成，系統結構如圖3所示。DSP與DSP之間的互聯(lián)采用圖1所示的連接方式來(lái)實(shí)現全連通的SRIO網(wǎng)絡(luò )，實(shí)現所有DSP之間的1路1x通道，各個(gè)通道上的控制、傳輸獨立并行工作。通過(guò)SRIO互聯(lián)網(wǎng)絡(luò )，任何一個(gè)DSP C6455都可以訪(fǎng)問(wèn)網(wǎng)絡(luò )上其他DSPC6455資源，實(shí)現網(wǎng)絡(luò )上的所有設備資源共享。而且這樣的全連通結構又可以根據不同任務(wù)處理的特點(diǎn)，靈活地配置成菊花鏈串行流水線(xiàn)、一主多從的星形等拓撲結構，在不同數據處理應用中具有高度可動(dòng)態(tài)重構性。
評論