3D封裝TSV技術(shù)仍面臨三個(gè)難題

　　高通(Qualcomm)先進(jìn)工程部資深總監Matt Nowak日前指出，在使用高密度的硅穿孔(TSV)來(lái)實(shí)現芯片堆疊的量產(chǎn)以前，這項技術(shù)還必須再降低成本才能走入市場(chǎng)。他同時(shí)指出，業(yè)界對該技術(shù)價(jià)格和商業(yè)模式的爭論，將成為這項技術(shù)未來(lái)發(fā)展的阻礙。

　　“如果我們無(wú)法解決價(jià)格問(wèn)題，那么TSV的發(fā)展道路將更加漫長(cháng)，”Nowak說(shuō)。他同時(shí)指出，在價(jià)格與成本之間仍然存在的極大障礙，加上新技術(shù)的不確定性所隱含的風(fēng)險，以及實(shí)際的量產(chǎn)需求，形成了三個(gè)TSV技術(shù)所面臨的難題。

　　部份業(yè)界人士認為，到2014年，智能手機用的移動(dòng)應用處理器可能會(huì )采用TSV技術(shù)，成為率先應用TSV量產(chǎn)的產(chǎn)品。JEDEC正在擬訂一個(gè)支持TSV的Wide I/O存儲器介面，其目標是成為下一代采用層疊封裝(PoP)的低功耗DDR3鏈接的繼任技術(shù)。

　　“可提供12.8GB/s的LPDDR3主要針對下一代層疊封裝元件應用，但Wide I/O也具有其市場(chǎng)潛力，”Nowak說(shuō)，他同時(shí)負責高通的TSV技術(shù)部份。“技術(shù)上來(lái)說(shuō)，Wide I/O可自2014年起進(jìn)入應用，然而，價(jià)格和商業(yè)模式仍將是該技術(shù)發(fā)展的阻礙。”

　　TSV技術(shù)承諾將提升性能，同時(shí)也將降低功耗及縮小元件尺寸，以因應包括移動(dòng)處理器在內的各種應用需求。

　　TSV的致命弱點(diǎn)仍然是它的成本，Nowak說(shuō)。“Wide I/O DRAM的價(jià)格較現有的PoP配置高出許多，而PoP也不斷改良，甚至未來(lái)有可能設法再開(kāi)發(fā)出一個(gè)新世代的產(chǎn)品，”他表示。

　　Nowak指出，一個(gè)名為EMC-3D的業(yè)界組織最近表示，以目前用于量產(chǎn)的工具模型為基礎來(lái)推估，TSV將使每片晶圓增加約120美元的成本。

　　目前該技術(shù)仍然缺乏明確的商業(yè)模式，而且定價(jià)問(wèn)題也頗為復雜，Nowak說(shuō)。例如，當晶圓廠(chǎng)制作完成，以及在完成封裝后，哪個(gè)環(huán)節該為良率負責?

　　“一些公司可以扮演整合者的角色，但未來(lái)整個(gè)商業(yè)模式可能會(huì )有稍許改變，”他同時(shí)指出，目前業(yè)界已經(jīng)初步形成了一些TSV供應鏈的伙伴關(guān)系。

　　動(dòng)機和進(jìn)展

　　高通已經(jīng)設計出一款28nm TSV元件的原型。“我們針對這項技術(shù)進(jìn)行了大量的開(kāi)發(fā)工作，”Nowak說(shuō)。

　　更廣泛的說(shuō)，TSV可協(xié)助半導體產(chǎn)業(yè)延續其每年降低30%晶體管成本的傳統。Nowak也表示，在不使用TSV技術(shù)的情況下，由于超紫外光(EUV)延遲而不斷上升的光刻成本，也對半導體產(chǎn)業(yè)維持光刻和進(jìn)展的步伐提出嚴峻挑戰。

　　好消息是工程師們在解決TSV堆疊所面臨的挑戰方面時(shí)有進(jìn)展。“雖然挑戰仍然很多，但至少目前我們已經(jīng)建立了一些基礎和所需的專(zhuān)有知識，”他表示。

　　他同時(shí)指出，臺積電(TSMC)今年度在VLSI Symposium上報告已建構出一種更好的TSV介電質(zhì)襯底(dielectric liner)。工程師展示了高度深寬比(aspect ratios)為10:1的試制過(guò)孔，并減輕了外部銅材料擠壓過(guò)孔的問(wèn)題。