開(kāi)發(fā)一款2nm芯片需要多少錢(qián)？

12月26日消息，據日經(jīng)亞洲報道，隨著(zhù)先進(jìn)制程的持續推進(jìn)，每個(gè)新的制程節點(diǎn)的成本都在提升，并且提升的幅度越來(lái)越大。研究機構International Business Strategies(IBS)的分析認為，下一代的2nm制程的成本將會(huì )比目前的3nm制程上漲高達50%，最終導致 2nm 晶圓的價(jià)格將達到 3 萬(wàn)美元。

IBS經(jīng)過(guò)估算認為，建造一座月產(chǎn)能5萬(wàn)片2nm晶圓的晶圓廠(chǎng)所需要的成本大約為280億美元，而同樣產(chǎn)能的3nm晶圓廠(chǎng)的建造成本約為200億美元。其中，成本的提高主要來(lái)自于價(jià)格高昂的ASML EUV光刻機數量的增加。因為，2nm制程相比3nm制程擁有更為精細的晶體管結構，如果要保持原有的生產(chǎn)效率，將不可避免的需要使用到更多先進(jìn)制程制造設備，而EUV光刻機只是其中一種。目前蘋(píng)果仍是唯一一家使用臺積電3nm（N3B）制程大批量生產(chǎn)芯片的公司。

IBS 進(jìn)一步預計，當蘋(píng)果在 2025 年至 2026 年推出基于臺積電 N2 制造工藝的芯片時(shí)，使用臺積電的 N2 制造工藝處理單個(gè) 300 毫米晶圓將花費約 3萬(wàn)美元，高于IBS 估計的基于臺積電 N3 制程的單個(gè)晶圓的約2萬(wàn)美元的成本。這種每晶圓成本的明顯增加，將不可避免地使所有基于該制程工藝的芯片成本也將增加類(lèi)似的幅度。

此外，IBS還認為蘋(píng)果目前的3nm芯片的制造成本約為50美元。不過(guò)，這個(gè)成本數據要高于另一家研究機構的數據。

Arete Research預計，蘋(píng)果最新3nm制程的A17 Pro芯片的Die（芯片裸片）尺寸在 100mm^2 至 110mm^2 之間，與該公司上一代 A15 ( 107.7mm^2 ) 和 A16的芯片尺寸（比 A15 大約 5%，約 113mm^2）一致。如果蘋(píng)果 A17 Pro 的芯片尺寸為 105mm^2，那么一塊 300mm 晶圓可容納 586 個(gè)芯片，這使得其成本在不切實(shí)際的 100% 良率下約為 34 美元，在更現實(shí)的 85% 良率下成本約為 40 美元。

如果按每片晶圓 30,000 美元和 85% 的良率計算，單個(gè) 105mm^2 芯片的制造成本約為 60 美元，但這是一個(gè)非常粗略的估計。IBS認為，未來(lái)的2nm“蘋(píng)果芯片”的制造成本將從 50 美元上漲到 85 美元左右。

值得一提的是，頭部晶圓代工廠(chǎng)之間的價(jià)格競爭也將會(huì )影響到2nm芯片的最終的價(jià)格。目前臺積電、英特爾、三星都在積極的推進(jìn)2nm制程的量產(chǎn)。根據規劃，英特爾將會(huì )在2024年上半年量產(chǎn)Intel 20A，下半年量產(chǎn)Intel 18A制程，都將基于RibbonFET（類(lèi)似GAA）晶體管架構和背面供電（PowerVia）技術(shù)，預計相關(guān)產(chǎn)品會(huì )在2025年上半年上市。臺積電和三星則都計劃在2025年量產(chǎn)2nm制程。相對于臺積電目前在尖端制程晶圓代工市場(chǎng)的壟斷地位，三星和英特爾預計將會(huì )通過(guò)價(jià)格戰來(lái)進(jìn)行市場(chǎng)競爭，這也將在一定程度上導致2nm晶圓最終定價(jià)可能會(huì )偏離預測模型。

當然，芯片的制造成本僅僅只是芯片的全部成本當中的一個(gè)部分，尖端制程的芯片的開(kāi)發(fā)成本也是非常的高昂。

根據IBS預測，對于一款2nm芯片來(lái)說(shuō)，僅在軟件開(kāi)發(fā)方面可能就需要3.14億美元，芯片的驗證還需要1.54億美元，再算上購買(mǎi)相關(guān)半導體IP的費用，流片成本，以及其他的配套基礎設施和相關(guān)服務(wù)的成本，將使得總成本可能將達到7.25億美元。更為關(guān)鍵的是，2nm制程的芯片開(kāi)發(fā)需要更為高端的人才，而這種高端人才一直處于供不應求，廠(chǎng)商直接的競爭會(huì )進(jìn)一步導致人才成本的上升。

需要指出的是，以上的預測模型是基于一家沒(méi)有預先存在知識產(chǎn)權的芯片設計公司來(lái)開(kāi)發(fā)2nm芯片的成本預測模型。而在現實(shí)當中，能夠開(kāi)發(fā)2nm這樣尖端制程芯片的廠(chǎng)商，通常都會(huì )有比較多的自研IP積累，這將會(huì )減少很多外購IP的成本。另外，隨著(zhù)EDA廠(chǎng)商紛紛加入AI對于設計工具的支持，將可以通過(guò)AI自動(dòng)化復雜設計流程和加速芯片的優(yōu)化和驗證，從而降低芯片的開(kāi)發(fā)成本。

編輯：芯智訊-浪客劍