fpga soc 文章進(jìn)入fpga soc技術(shù)社區

Mentor Graphics公司與華為公司共建SoC軟硬件協(xié)同驗證環(huán)境

日前，Mentor和華為共同宣布共同建立SOC軟硬件協(xié)同驗證環(huán)境。旨在加強SoC驗證方面雙方的全面合作。事先，華為已經(jīng)利用Mentor公司提供的Seamless軟硬件協(xié)同驗證方案成功建立了ARM-based SoC驗證環(huán)境。利用Seamless協(xié)同驗證環(huán)境，華為已經(jīng)成功調試，并解決了多款基于A(yíng)RM7TDMI、 ARM926ejs、Power PC的SoC芯片軟硬件接口問(wèn)題。華為早在上個(gè)世紀90年代就認識到SoC的功能驗證比傳統的ASIC的功能驗證更具有挑戰性，需要付出更多的仿真努力，同時(shí)產(chǎn)品的開(kāi)發(fā)周期也更
關(guān)鍵字： Mentor Graphics SoC ASIC

北京集成電路設計園選用Cadence SoC Encounter設計平臺

美國Cadence設計系統公司公司（紐約證券交易所代碼：CDN）董事會(huì )主席Ray Bingham先生一行，到北京集成電路設計園訪(fǎng)問(wèn), 設計園公司總經(jīng)理郝偉亞先生詳細介紹了設計園以及北京集成電路設計產(chǎn)業(yè)發(fā)展情況。Ray Bingham先生表示，Cadence長(cháng)期致力于中國電子產(chǎn)業(yè)的發(fā)展，支持北京集成電路產(chǎn)業(yè)的發(fā)展，對于作為中國7個(gè)國家IC設計基地之一的北京集成電路設計園，擴展其數字設計平臺，選用Cadence SoC Encounter為實(shí)現很復雜、高性能的芯片提供經(jīng)過(guò)驗證的設計工具，應對納米技術(shù)挑戰，感
關(guān)鍵字： Cadence SoC ASIC

高速SoC單片機C8051F

美國Cygnal公司專(zhuān)門(mén)從事混合信號系統芯片(SoC)單片機的設計與制造。公司更新了原51單片機結構，設計了具有自主產(chǎn)權的CIP-51內核，運行速度高達每秒25MIPS?，F已設計并為市場(chǎng)提供了29個(gè)品種的C8051F系列SoC單片機，預計今年年內還將完成20多個(gè)新的SoC單片機的設計。 C8051F系列是集成的混合信號系統芯片SoC單片機，具有與MCS-51內核及指令集完全兼容的微控制器，除了具有標準8051的數字外設部件之外，片內還集成了數據采集和控制系統中常用的模擬部件和其它數字外設及功能部件(參見(jiàn)圖
關(guān)鍵字： SoC ASIC

2004年，賽靈思成立20周年慶典

　　2004年，賽靈思成立20周年慶典。通過(guò)表彰員工、用戶(hù)、股東、合作伙伴和當地社區，公司慶祝了它的20歲生日。
關(guān)鍵字：賽靈思 FPGA

橢圓曲線(xiàn)加密的硬件實(shí)現

摘要：橢圓曲線(xiàn)加密是一種目前已知的所有公鑰密碼體制中能夠提供最高比特強度的一種公鑰體制。在FPGA實(shí)現橢圓曲線(xiàn)加密系統時(shí)，基于GF(2)的多項式有限域中的乘法、求逆運算是其中的兩大難點(diǎn)。本文提供了一種橢圓曲線(xiàn)加密的FPGA實(shí)現的結構，著(zhù)重討論了基于GF(2)的多項式有限域中的乘法、求逆運算的實(shí)現，并與軟件實(shí)現的性能進(jìn)行了比較。關(guān)鍵詞： FPGA；多項式有限域；橢圓曲線(xiàn)加密系統加密的安全性從數論的角度來(lái)說(shuō)，任何公鑰密碼系統都建立在一個(gè)NP(無(wú)法處理的問(wèn)題)的基礎上，即對于特定的問(wèn)題，沒(méi)有辦法找到一個(gè)
關(guān)鍵字： FPGA 多項式有限域橢圓曲線(xiàn)加密系統

推動(dòng)標準的平臺

概述在復雜SoC設計中，設計的可復用性是一種公認的能有效提升設計效率的方法。單純地強調開(kāi)發(fā)和集成硬件IP(intellectual property)模塊還不夠完全，人們應該繼續提高IP的抽象層次——從簡(jiǎn)單的組件到完整的功能子系統，為SoC設計提供一個(gè)靈活而穩定的出發(fā)點(diǎn)。目前許多公司都進(jìn)行基于平臺的設計，希望借此來(lái)滿(mǎn)足越來(lái)越緊迫的產(chǎn)品上市時(shí)間要求。然而，如果只是簡(jiǎn)單地把一個(gè)原來(lái)的設計轉移到另一個(gè)產(chǎn)品設計中去會(huì )帶來(lái)很多問(wèn)題。假如這個(gè)設計沒(méi)有考慮到設計的可復用性，并且缺乏足夠的文檔說(shuō)明，那么改寫(xiě)該設計花費的時(shí)
關(guān)鍵字： SoC

WCDMA速率適配算法的FPGA實(shí)現

摘要：為了支持多媒體業(yè)務(wù)的傳輸，第三代移動(dòng)通信WCDMA系統采用了獨特的編碼復接方案，同時(shí)也加大了系統復雜度，并引入了較長(cháng)的處理時(shí)延。速率適配算法是業(yè)務(wù)復用方案的核心算法。本文具體提出了在FPGA中進(jìn)行模塊合并、產(chǎn)生鑿孔圖樣進(jìn)行比特積攢搬移的實(shí)現方案，縮短了處理延時(shí)，大大提高了系統的處理能力。關(guān)鍵詞：編碼復接；速率適配；FPGA；鑿孔圖樣；保留比特搬移引言隨著(zhù)因特網(wǎng)爆炸性的增長(cháng)以及各種無(wú)線(xiàn)業(yè)務(wù)需求的增加，傳統的無(wú)線(xiàn)通信網(wǎng)已經(jīng)越來(lái)越無(wú)法適應人們的需要。因此，以大容量、高數據率和承載多媒體業(yè)務(wù)為目的的
關(guān)鍵字： FPGA 保留比特搬移編碼復接速率適配鑿孔圖樣

virterx技術(shù)白皮書(shū)

平臺FPGA的興起隨著(zhù)Virtex系列在片上系統（SoC）應用中的廣泛應用,賽靈思（Xilinx）公司引入了平臺FPGA（Platform FPGA）的概念。作為領(lǐng)先的可編程邏輯供應商，賽靈思公司利用其基于Virtex的支持可編程邏輯、I/O和計算處理的多功能器件，幫助業(yè)界涉足并確立了基于FPGA的SoC設計方法。通過(guò)實(shí)現大量基于FPGA的RISC處理器和處理器內核，賽靈思在這方面已經(jīng)證實(shí)了自己的實(shí)力。最早的例子是于1991年實(shí)現Philip Freidin的RISC4005/R16 FPGA處理器。Vi
關(guān)鍵字： FPGA Xilinx

FPGA實(shí)現的FIR算法在汽車(chē)動(dòng)態(tài)稱(chēng)重儀表中的應用

摘要：本文介紹了用FPGA實(shí)現的FIR算法，并對這種算法應用于汽車(chē)動(dòng)態(tài)稱(chēng)重儀表中的結果做了分析。實(shí)踐證明此算法用于動(dòng)態(tài)稱(chēng)重具有良好的效果。關(guān)鍵詞： FPGA；FIR；動(dòng)態(tài)稱(chēng)重引言車(chē)輛在動(dòng)態(tài)稱(chēng)重時(shí)，作用在平臺上的力除真實(shí)軸重外，還有許多因素產(chǎn)生的干擾力，如：車(chē)速、車(chē)輛自身諧振、路面激勵、輪胎驅動(dòng)力等，給動(dòng)態(tài)稱(chēng)重實(shí)現高精度測量造成很大困難。若在消除干擾的過(guò)程中采用模擬方法濾波，參數則不能過(guò)大，否則將產(chǎn)生過(guò)大的延遲導致不能實(shí)現實(shí)時(shí)處理，從而造成濾波后的信號仍然含有相當一部分的噪聲。所以必須采用數字濾波消
關(guān)鍵字： FIR FPGA 動(dòng)態(tài)稱(chēng)重

英特爾成功開(kāi)發(fā)480Mbps之UWB收發(fā)器

日前(4月7日～8日)在甫結束的日本2004年英特爾IDF論壇中，英特爾首度展示了480Mbps的UWB無(wú)線(xiàn)傳輸，打破該公司在去年實(shí)現的252Mbps紀錄。據日經(jīng)BP社消息，英特爾是采用FPGA設計LSI收發(fā)器，這代表著(zhù)可以使用CMOS技術(shù)，以低成本生無(wú)線(xiàn)USB收發(fā)器，無(wú)線(xiàn)傳輸技術(shù)是多頻帶OFDM（版本0.8），所用頻率3GHz～5GHz，使用3個(gè)528MHz的頻帶
關(guān)鍵字：英特爾 FPGA Wisair

SoC處理器的定標原則

半導體器件定標(scaling)在量上的不斷進(jìn)展蘊育著(zhù)系統級芯片(SoC)器件在設計和結構上質(zhì)的深刻變化。IC器件定標可以加強功率效率、增加帶寬和顯著(zhù)改進(jìn)功能集成性，而要挖掘出硅的全部性能潛力，還須在設計復雜性管理和改進(jìn)設計可重用性方面做同樣的努力。代表ITRS對半導體定標的一致觀(guān)點(diǎn)的一個(gè)簡(jiǎn)易技術(shù)模型示出了芯片設計上一系列重大變化。較高層次的可編程性可以緩解經(jīng)濟上的壓力。專(zhuān)用處理器性能的不斷提高和器件的自動(dòng)生成將使處理器芯核在SoC結構體系中發(fā)揮重大作用，諸如從高性能控制到以前只能由硬連接邏輯才可以實(shí)現的
關(guān)鍵字： SoC SoC ASIC

全數字鎖相環(huán)的設計

摘要：本文在說(shuō)明全數字鎖相環(huán)的基礎上，提出了一種利用FPGA設計一階全數字鎖相環(huán)的方法，并給出了關(guān)鍵部件的RTL可綜合代碼，并結合本設計的一些仿真波形詳細描述了數字鎖相環(huán)的工作過(guò)程，最后對一些有關(guān)的問(wèn)題進(jìn)行了討論。關(guān)鍵詞：全數字鎖相環(huán)；DPLL；FSK；FPGA 引言鎖相環(huán)(PLL)技術(shù)在眾多領(lǐng)域得到了廣泛的應用。如信號處理，調制解調，時(shí)鐘同步，倍頻，頻率綜合等都應用到了鎖相環(huán)技術(shù)。傳統的鎖相環(huán)由模擬電路實(shí)現，而全數字鎖相環(huán)(DPLL)與傳統的模擬電路實(shí)現的PLL相比，具有精度高且不受溫度和電壓影響，環(huán)路
關(guān)鍵字： DPLL FPGA FSK 全數字鎖相環(huán)

Cypress微系統公司推出用于PSoCTM混合信號陣列的集成開(kāi)發(fā)環(huán)境

賽普拉斯半導體(Cypress Semiconductor)公司的子公司賽普拉斯微系統有限公司（Cypress MicroSystems）于今日宣布推出用于其可編程系統級芯片（PSOCTM）混合信號陣列的PSoC Designer 4.0集成開(kāi)發(fā)環(huán)境（IDE）。PSoC Designer 4.0是一個(gè)完整的圖形成套工具，它通過(guò)提供“點(diǎn)擊”系統設計能力而為用戶(hù)利用PSoC的功能和靈活性給予了幫助。PSoC Designer 4.0提供了設備和應用程序編輯器以及一個(gè)簡(jiǎn)單圖形用戶(hù)接口（GUI）下的編譯器、調試器
關(guān)鍵字：賽普拉斯 SoC ASIC

日月光定購多臺科利登的SoC測試系統Octet

來(lái)自美國加州弗雷蒙特市的消息--日月光測試有限公司（納斯達克股票代碼：ASTSF）業(yè)界最大的獨立半導體測試服務(wù)供應商定購了22臺科利登的SoC 測試系統，包括多臺高性能的Octet，用于計算機芯片組和圖形器件的高量產(chǎn)生產(chǎn)測試。日月光之所以選用該系統是基于其成熟的成本效益高的系統性能和測試能力，可以滿(mǎn)足下一代器件技術(shù)，如高速總線(xiàn)系統，不斷增長(cháng)的對測試系統測試容量和范圍的要求。日月光美國、歐洲兼日本區總裁Tien Wu說(shuō)：“科利登的SoC測試系統提供給我們客戶(hù)可持續的產(chǎn)品面市和成本優(yōu)勢。Octet與科利登Qu
關(guān)鍵字：科利登 SoC ASIC