<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> fpga soc

Agilent與 MIPS 聯(lián)手開(kāi)發(fā)32、64位 基于MIPS的SoC

  • 美普思公司(MIPS) 與Agilent 宣布雙方已簽訂授權協(xié)議,Agilent除取得 MIPS32 4K 與 4KE 系列核心、M4K、以及 MIPS64 5Kc 與 5Kf核心授權外,還獲得了Pro Series 版本授權。Agilent將運用這些授權方案來(lái)開(kāi)發(fā)包括打印機及影像相關(guān)應用等在內的、針對嵌入式市場(chǎng)的 基于MIPS的SoC解決方案。www.mips.com
  • 關(guān)鍵字: MIPS  SoC  ASIC  

Agilent 93000 面向SoC設計

  • 安捷倫科技半導體測試事業(yè)部中國區總經(jīng)理李香偉先生認為:“對于下一個(gè)新領(lǐng)域來(lái)講,其驅動(dòng)因素主要有數字化家庭、集成式手機、沒(méi)有邊界的辦公室。這些因素的共同需求就是低成本、高集成度以及高速鏈路?!彼?,芯片引腳數量、性能、速度、集成度等越來(lái)越高的發(fā)展趨勢和測試成本越來(lái)越低的客戶(hù)需求成為下一個(gè)新領(lǐng)域在測試方面面臨的主要挑戰。面對下一個(gè)新領(lǐng)域的測試模式如圖1所示。          到目前為止,采用高速鏈路的測試設備必然會(huì )降低
  • 關(guān)鍵字: Agilent  SoC  ASIC  

ARM提升設計工具能力 并拓展SoC IP方案

  • 近期,ARM公司宣布收購EDA公司Axys。該公司專(zhuān)門(mén)提供快速、精確的綜合性處理器和系統的建模、仿真技術(shù)方案,通過(guò)此次收購,ARM將拓展Axys的電子系統級(ESL)到RealView設計工具中。利用其ESL方面的專(zhuān)業(yè)技術(shù),可以在開(kāi)發(fā)流程的早期(流片前)對設計進(jìn)行建模,從而有助于連接設計流程中的嵌入式軟件和EDA技術(shù)方案,并能降低整個(gè)系統的成本,加速產(chǎn)品上市并減少設計錯誤。收購后,ESL工具通過(guò)把ARM處理器、OptimoDE數據引擎、AMBA總線(xiàn)、軟件開(kāi)發(fā)流程以及業(yè)界領(lǐng)先的第三方IP整合在統一的設計環(huán)境
  • 關(guān)鍵字: ARM  SoC  ASIC  

Mentor Graphics與華為共建SoC軟硬件協(xié)同驗證環(huán)境

  • Mentor和華為宣布共同建立SoC軟硬件協(xié)同驗證環(huán)境。之前,華為已經(jīng)利用Mentor公司提供的Seamless軟硬件協(xié)同驗證方案成功建立了基于A(yíng)RM的SoC驗證環(huán)境。且通過(guò)利用Seamless協(xié)同驗證環(huán)境,已經(jīng)成功調試,并解決了多款基于A(yíng)RM7TDMI、 ARM926ejs、Power PC的SoC芯片軟硬件接口問(wèn)題。該次聯(lián)手旨在加強SoC驗證方面雙方的全面合作。www.mentor.com
  • 關(guān)鍵字: Mentor  SoC  ASIC  

CSIP與Mentor聯(lián)合舉辦SoC協(xié)同仿真培訓

  •     2005年5月16日至5月17日,信息產(chǎn)業(yè)部軟件與集成電路促進(jìn)中心(CSIP)與著(zhù)名EDA工具提供商Mentor Graphics公司(Mentor)聯(lián)合舉辦了為期兩天的“Seamless SoC系統軟硬件協(xié)同仿真技術(shù)培訓”。包括中星微、北大、計算所、NEC、Freescale等多家IC設計單位的工程師參加了此次培訓。  Mentor公司的Seamless產(chǎn)品可提供無(wú)縫的協(xié)同驗證環(huán)境,使設計者在嵌入式軟件執行和硬件仿真之間建立聯(lián)系,更方便
  • 關(guān)鍵字: CSIP  SoC  ASIC  

Cypress擴大PSoC產(chǎn)品陣營(yíng)

  • PSoC器件是面向消費、工業(yè)、辦公自動(dòng)化、電信和汽車(chē)應用中的大量嵌入式控制功能而開(kāi)發(fā)的高性能、現場(chǎng)可編程、混合信號陣列。以其硬件的可配置性和動(dòng)態(tài)重構等特點(diǎn),引起了業(yè)界的廣泛關(guān)注。Cypress MicroSystems 最新的CY8C24xxx和CY8C22xxx系列器件是真正的系統級芯片,均包括一個(gè)24MHz 8位MCU;分別含有4kbytes和2kbytes的快速擦寫(xiě)存儲器;256bytes的SRAM;一個(gè)帶32位累加器的8
  • 關(guān)鍵字: Cypress  SoC  ASIC  

Altera推出具有突破性體系的Stratix II系列FPGA

  • FPGA已在數據通信、電信、無(wú)線(xiàn)通信、消費類(lèi)產(chǎn)品、醫療、工業(yè)和軍事等各應用領(lǐng)域當中占據重要地位。由于芯片開(kāi)發(fā)成本不斷攀升,以及對更高性能的不斷追求,繼0.18mm和0.13mm之后,業(yè)界越來(lái)越熱衷于90nm芯片制造工藝。Xilinx、Intel等都已進(jìn)入該領(lǐng)域,Altera也是其重要的倡導者。近期,Altera推出了嶄新體系的大容量Stratix II系列FPGA。它具有創(chuàng )新的自適應FPGA體系,即自適應邏輯模塊(ALM),這使其在單個(gè)器件中具有雙倍多的邏輯容量,比第一代Stratix器件速度快50%,效
  • 關(guān)鍵字: Altera  FPGA  

SoC系統描述與SystemC

  • 摘    要:隨著(zhù)VLSI工藝技術(shù)的發(fā)展,為了縮短開(kāi)發(fā)周期,提高設計的可預見(jiàn)性,SoC設計已經(jīng)成為迫切需求。本文將比較C++、VHDL和SystemC,說(shuō)明SystemC是一種非常好的系統描述語(yǔ)言。同時(shí)利用C++和VHDL的語(yǔ)法來(lái)深入介紹SystemC的語(yǔ)法。 引言在早期的集成電路設計過(guò)程中,由于低抽象層次的設計問(wèn)題比高抽象層次的設計問(wèn)題手工處理更難,這迫使研究者首先把注意力集中到低層次設計問(wèn)題上。例如:電路仿真、布局、布線(xiàn)和布局規劃。隨著(zhù)低層次設計問(wèn)題變得易于處理,邏輯仿
  • 關(guān)鍵字: SystemC  SoC  ASIC  

MC33289在汽車(chē)防抱死制動(dòng)系統中的應用

  • 摘   要:MC33289是Motorola公司推出的SMARTMOS智能模擬芯片中的高端驅動(dòng)器。本文將其應用在汽車(chē)防抱死制動(dòng)系統(ABS)中 ,通過(guò)CPU和FPGA的設計,實(shí)現在驅動(dòng)電磁閥的同時(shí)對電磁閥及整個(gè)驅動(dòng)部分進(jìn)行靜態(tài)和動(dòng)態(tài)檢測的功能。關(guān)鍵詞:MC33289;防抱死制動(dòng)系統(ABS);FPGA MC33289性能MC33289是Motorola公司推出的高端驅動(dòng)芯片,主要應用在汽車(chē)和工業(yè)領(lǐng)域驅動(dòng)電磁閥等典型的感性負載。此器件在同一表貼封裝中包含兩個(gè)功率輸出開(kāi)關(guān),每個(gè)開(kāi)關(guān)由一個(gè)
  • 關(guān)鍵字: FPGA  MC33289  防抱死制動(dòng)系統(ABS)  

高速大容量數據采集板卡的SDRAM控制器設計

  • 摘  要:本文對高速、高精度大容量數據采集板卡所采用的SDRAM控制器技術(shù)進(jìn)行了討論,詳細介紹了基于FPGA的SDRAM控制器的設計、命令組合以及設計仿真時(shí)序,并將該技術(shù)應用于基于PCI總線(xiàn)的100MHz單通道 AD9432高速大容量數據采集板卡,最后給出了板卡測試結果。關(guān)鍵詞:SDRAM;FPGA;AD9432 引言高速數據采集具有系統數據吞吐率高的特點(diǎn),要求系統在短時(shí)間內能夠傳輸并存儲采集結果。因此,采集數據的快速存儲能力和容量是制約加快系統速度和容許采集時(shí)間的主要因素之一。通常用于數據采
  • 關(guān)鍵字: AD9432  FPGA  SDRAM  存儲器  

I2C總線(xiàn)控制器的VHDL設計及實(shí)現

  • 摘    要:本文用VHDL設計了一個(gè)簡(jiǎn)潔而實(shí)用的I2C總線(xiàn)控制器,介紹了詳細的設計思路和在FPGA中的實(shí)現,并給出了在嵌入式系統設計中的使用方法。關(guān)鍵詞:I2C總線(xiàn);VHDL;FPGA 引言I2C總線(xiàn)以其接口簡(jiǎn)單、使用靈活等突出優(yōu)點(diǎn)在數字系統中獲得了廣泛的應用。尤其在嵌入式系統中,I2C總線(xiàn)被普遍用來(lái)連接CPU/MCU和外圍器件。I2C總線(xiàn)規范經(jīng)過(guò)十幾年的實(shí)踐,發(fā)展了多層標準。從傳輸速率上劃分,有標準模式(100Kbit/s),快速模式(400Kbit/s),高速模式(3
  • 關(guān)鍵字: FPGA  I2C總線(xiàn)  VHDL  

將處理器集成入FPGA的整合之道

  • 引言現有的FPGA設計策略只是將FPGA看作一個(gè)單個(gè)元件,且需要依靠HDL輸入(HDL capture)和仿真的手段來(lái)進(jìn)行元件設計和驗證。而在將處理器集成入FPGA,試圖在可編程部件中成就一個(gè)完全內嵌的系統時(shí),其所呈現出的復雜性是現有方法無(wú)法有效解決的。若想對嵌入到FPGA中基于處理器的整個(gè)數字系統進(jìn)行輸入、運行及調試,工程技術(shù)人員需要有一個(gè)集合各種工程軟硬件設計工具,在一個(gè)集成化的FPGA執行環(huán)境中協(xié)調工作的理想設計平臺。本文概述了開(kāi)發(fā)這種系統所必須面對的各種設計挑戰,并講解了Altium公司的最新電子
  • 關(guān)鍵字: FPGA  

CPLD在合成孔徑雷達目標模擬視頻板設計中的應用

  • 摘  要:本文介紹了一種合成孔徑雷達目標模擬視頻板卡的設計實(shí)例,它采用Altera公司的EMP7128S及MAX+PLUS-II 開(kāi)發(fā)系統實(shí)現。由于采用該器件,簡(jiǎn)化了電路設計,減小了設備體積,同時(shí)也使設備的可靠性和設計的靈活性大大提高。關(guān)鍵詞:合成孔徑雷達;FPGA/CPLD;PCI接口;乒乓結構引言合成孔徑雷達(Synthetic Aperture Radar,簡(jiǎn)稱(chēng)SAR)是以合成孔徑原理和脈沖壓縮技術(shù)為理論基礎,以高速數字處理和精確運動(dòng)補償為前提條件的高分辨率成像雷達。對于合成孔徑雷達成像處
  • 關(guān)鍵字: FPGA/CPLD  PCI接口  合成孔徑雷達  乒乓結構  

基于FPGA的神經(jīng)元自適應PID控制器設計

  • 摘    要:本文提出了一種用FPGA實(shí)現神經(jīng)元自適應PID控制器的方案,采用modelsim 5.6d進(jìn)行仿真驗證并在Synplify Pro 7.1平臺上進(jìn)行綜合,結果表明該方案具有運算速度快、精度高和易于實(shí)現的特點(diǎn)。關(guān)鍵詞:神經(jīng)元;PID;FPGA;BP神經(jīng)網(wǎng)絡(luò )引言迄今為止,PID控制器因其具有結構簡(jiǎn)單、容易實(shí)現等特點(diǎn),仍是實(shí)際工業(yè)過(guò)程中廣泛采用的一種比較有效的控制方法。但當被控對象存在非線(xiàn)性和時(shí)變特性時(shí),傳統的PID 控制器往往難以獲得滿(mǎn)意的控制效果。神經(jīng)網(wǎng)絡(luò )以其強大
  • 關(guān)鍵字: BP神經(jīng)網(wǎng)絡(luò )  FPGA  PID  神經(jīng)元  

以系統為中心的全層次納米級SoC設計方法學(xué)

  • 引言2003年SoC的收入達到了310億美元,隨著(zhù)通信行業(yè)及個(gè)人電子設備市場(chǎng)的快速發(fā)展,這一數字有望在2008年再翻上一番。其主要應用領(lǐng)域包括:數字蜂窩式移動(dòng)電話(huà)及基礎設施、存儲設備、視頻游戲機、消費類(lèi)顯示設備、圖形卡、數字電視、個(gè)人電腦用主板、寬帶接入設備以及DVD等。個(gè)人電子設備需求的持續上升表示SoC設計正發(fā)展到一個(gè)轉折點(diǎn),因為此類(lèi)系統的產(chǎn)品壽命一般都不會(huì )超過(guò)一年,而新產(chǎn)品的問(wèn)世周期為兩年。研究表明,一項高科技新產(chǎn)品只要延遲上市6個(gè)月,其生命周期內的收入就要減少大概30%。而且,近年來(lái)這種商業(yè)影響有
  • 關(guān)鍵字: Cadence  SoC  ASIC  
共7889條 518/526 |‹ « 516 517 518 519 520 521 522 523 524 525 » ›|

fpga soc介紹

您好,目前還沒(méi)有人創(chuàng )建詞條fpga soc!
歡迎您創(chuàng )建該詞條,闡述對fpga soc的理解,并與今后在此搜索fpga soc的朋友們分享。    創(chuàng )建詞條

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>