<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> fpga soc

利用FPGA IP平臺實(shí)現基于8051微控制器的SoC

  • 產(chǎn)品更新?lián)Q代頻繁的今天,搶占市場(chǎng)先機與提供優(yōu)異性能同樣重要。而soc在提升產(chǎn)品競爭力方面功不可沒(méi)。fpga ip平臺提供了大大簡(jiǎn)化于傳統方法的快速soc設計方案,使設計者能在更短的時(shí)間內設計出功能更強大的soc 一直以來(lái),從事消費電子、汽車(chē)電子等要求快速上市的產(chǎn)品的設計人員,都面臨著(zhù)設計時(shí)間縮短的巨大壓力?,F在,這種對時(shí)間要求比較苛刻的項目設計已經(jīng)向其他領(lǐng)域轉移,包括嵌入式控制和工業(yè)設計。加速產(chǎn)品的上市時(shí)間越來(lái)越重要,產(chǎn)品銷(xiāo)售每推遲一周,對生產(chǎn)商就意味著(zhù)很大的經(jīng)濟損失。舉個(gè)例子,如果某產(chǎn)品的平均
  • 關(guān)鍵字: SoC  ASIC  

基于A(yíng)RM的32位MCU提供SoC設計參考

  • 隨著(zhù)制造工藝的迅猛發(fā)展,mcu在外設集成、性能、功耗及降低成本方面都有了長(cháng)足的進(jìn)展,幾乎能提供與soc相類(lèi)似的性能,而且應用數量正日趨增長(cháng)。特別是基于arm的32位mcu,為soc設計人員提供了快速低廉的設計參考。 系統級芯片(soc)技術(shù)可以看作是專(zhuān)用集成電路(asic)的一種新的設計模式,較之a(chǎn)sic,其設計周期短,能為設計人員消除設計特殊應用時(shí)遇到的障礙。soc的性能接近于成熟的asic,不過(guò)它仍需要掩膜,并不能節省asic所需的大部分設計成本。 隨著(zhù)先進(jìn)的制造工藝將更多外設集成于芯片
  • 關(guān)鍵字: SoC  ASIC  

博通與東芝授權獲得ARM PrimeCell IP用于高性能SoC設計

  •   ARM宣布東芝公司(Toshiba Corporation)與博通公司(Broadcom Corporation)授權獲得了ARM®; PrimeCell®; 產(chǎn)品,用于高性能片上系統(SoC)設計。    通過(guò)簽訂有關(guān)ARM® PrimeCell® 產(chǎn)品的綜合授權協(xié)議,東芝將在A(yíng)MBA Designer環(huán)境下通過(guò)圖形用戶(hù)接口加快開(kāi)發(fā)可直接部署的基礎設施解決方案。博通授權獲得了ARM®
  • 關(guān)鍵字: ARM  IP  PrimeCell  SoC設計  博通  單片機  東芝授權  嵌入式系統  SoC  ASIC  

用單片機實(shí)現SRAM工藝FPGA的加密應用

  • 在現代電子系統設計中,由于可編程邏輯器件的卓越性能、靈活方便的可升級特性,而得到了廣泛的應用。由于大規模高密度可編程邏輯器件多采用SRAM工藝,要求每次上電,對FPGA器件進(jìn)行重配置,這就使得可以通過(guò)監視配置的位數據流,進(jìn)行克隆設計。因此,在關(guān)鍵、核心設備中,必須采用加密技術(shù)保護設計者的知識產(chǎn)權。 1 基于SRAM工藝FPGA的保密性問(wèn)題   通常,采用SRAM工藝的FPGA芯片的的配置方法主要有三種:由計算機通過(guò)下載電纜配置、用專(zhuān)用配置芯片(如Altera公司的EPCX系列芯片)配置、采用存儲器
  • 關(guān)鍵字: FPGA  SRAM  單片機  加密  嵌入式系統  存儲器  

賽靈思VIRTEX-5 成為全球首個(gè)通過(guò)所有v1.1標準測試的FPGA

  • 通過(guò)PCI EXPRESS兼容性測試 -  賽靈思VIRTEX-5 成為全球首個(gè)通過(guò)所有v1.1標準測試的FPGA 經(jīng)驗證的解決方案使用戶(hù)可快速采用業(yè)界速度最快的、內建低功耗PCI Express 端點(diǎn)模塊和串行收發(fā)器的65nm FPGA     靈思公司( Xilinx, Inc. (NASDAQ: XLNX))宣布其Virtex™-5&nbs
  • 關(guān)鍵字: FPGA  v1.1標準測試  單片機  嵌入式系統  賽靈思VIRTEX-5  

基于S3C44B0X的嵌入式Socket通信設計

  • 隨著(zhù)微電子技術(shù)的不斷創(chuàng )新和發(fā)展,嵌入式系統已經(jīng)廣泛滲透到科學(xué)研究、工程設計、國防軍事、自動(dòng)化控制領(lǐng)域以及人們日常生活的方方面面。由嵌入式微控制器組成的系統其最明顯的優(yōu)勢就是可以嵌入到任何微型或小型儀器和設備中。嵌入式系統是指將應用程序、操作系統與計算機硬件集成在一起的系統。它以應用為中心、以計算機技術(shù)為基礎,而且軟硬件可以裁剪,因而是能滿(mǎn)足應用系統對功能、可靠性、成本、體積和功耗的嚴格要求的專(zhuān)用計算機系統1。嵌入式系統與通信、網(wǎng)絡(luò )技術(shù)的結合可以極大地增強網(wǎng)絡(luò )的智能化與靈活性,拓展通信功能,從而實(shí)現各種
  • 關(guān)鍵字: S3C44B0X  Socket  單片機  嵌入式系統  通信  SoC  ASIC  

多核SoC的嵌入式軟件開(kāi)發(fā)

  • 與幾年前相比,生產(chǎn)嵌入式應用產(chǎn)品的OEM感受到了越來(lái)越大的市場(chǎng)壓力,產(chǎn)品的新功能和新特性、業(yè)界新標準、市場(chǎng)供求、用戶(hù)對低功耗甚至零功耗的不斷追求,以及產(chǎn)品成本等越來(lái)越多的因素都會(huì )對典型嵌入式設計產(chǎn)生影響,這使得目前市場(chǎng)上的各種應用產(chǎn)品,從純粹的消費電子(如蜂窩電話(huà)、MP3播放器、數碼相機)到基礎設備(基站、電話(huà)系統、WAN交換機等),都產(chǎn)生了變化,這些變化促使研發(fā)人員開(kāi)發(fā)更加完善和復雜的軟件,并在高端產(chǎn)品上使用大量的FPGA。這些變化同時(shí)也將設計者推向了ASIC/SOC與非傳統硬件模型——多核設計。
  • 關(guān)鍵字: DSP  SoC  單片機  嵌入式系統  SoC  ASIC  

賽靈思最新版ISE大幅縮短FPGA設計周期

  • 賽靈思公司(Xilinx, Inc.)推出業(yè)界應用最廣泛的集成軟件環(huán)境(ISE)設計套件的最新版本ISE 9.1i。新版本專(zhuān)門(mén)為滿(mǎn)足業(yè)界當前面臨的主要設計挑戰而優(yōu)化,這些挑戰包括時(shí)序收斂、設計人員生產(chǎn)力和設計功耗。除了運行速度提高2.5倍以外,ISE 9.1i還新采用了SmartCompile 技術(shù),因而可在確保設計中未變更部分實(shí)施結果的同時(shí),將硬件實(shí)現的速度再提高多達6倍。同時(shí),ISE 9.1i 還優(yōu)化了其最新65nm Virtex-
  • 關(guān)鍵字: FPGA  ISE  單片機  嵌入式系統  賽靈思  

以太網(wǎng)到多路E1適配電路設計及FPGA實(shí)現

  • 伴隨著(zhù)Internet的迅速發(fā)展,IP已經(jīng)成為綜合業(yè)務(wù)通信的首選協(xié)議,其承載的信息量也在成倍增長(cháng),如何利用現有的電信資源組建寬帶IP網(wǎng)絡(luò )是近年來(lái)研究的熱點(diǎn)。目前,比較成熟的技術(shù)主要有IP over SDH(POS)和IP over ATM(POA)。POS將IP包直接裝入SDH的虛容器中,通道開(kāi)銷(xiāo)少、實(shí)現簡(jiǎn)單,具有自動(dòng)保護切換功能;POA的復接過(guò)程比較復雜,可以通過(guò)高系統開(kāi)銷(xiāo)提供較好的服務(wù)質(zhì)量保證(QOS)。從目前的市場(chǎng)看,各大通信設備商都推出了基于POS/POA的產(chǎn)品,但總體成本較高,主要面向的是一些高
  • 關(guān)鍵字: E1  FPGA  單片機  嵌入式系統  適配電路  通訊  網(wǎng)絡(luò )  無(wú)線(xiàn)  

FPGA:來(lái)日方長(cháng)顯身手--專(zhuān)訪(fǎng)Altera總裁兼CEO John Daane

  • Altera是一個(gè)團結緊密的團體,每一個(gè)成員都有共同的堅定的信念和為此信念奮斗不息的激情。我從John Daane身上也看到這一點(diǎn)。Daane是一位年輕的CEO,在加入Altera之前,他在LSI Logic公司工作了15年,負責ASIC技術(shù)的研發(fā)。這又是他們的一個(gè)共同特點(diǎn),這些投身FPGA事業(yè)的人物,幾乎都曾是ASIC行業(yè)的專(zhuān)家??磥?lái)他們的確是一群志同道合的人,在若干年前看到FPGA行業(yè)發(fā)展的大好前景,所以聚到一起來(lái)了。     如果現在讓我歷
  • 關(guān)鍵字: FPGA  

DVB-C解交織器的FPGA實(shí)現

  • 卷積交織和解交織原理簡(jiǎn)介 在DVB-C系統當中,實(shí)際信道中的突發(fā)錯誤往往是由脈沖干擾、多徑衰落引起的,在統計上是相關(guān)的,所以一旦出現不能糾正的錯誤時(shí),這種錯誤將連續存在。因此在DVB-C系統里,采用了卷積交織來(lái)解決這種問(wèn)題。它以一定規律擾亂源符號數據的時(shí)間順序,使其相關(guān)性減弱,然后將其送入信道,解交織器按相反規律恢復出源符號數據。 DVB-C的卷積交織和解交織原理為:交織由I=12(I為交織深度)個(gè)分支構成。每個(gè)分支的延時(shí)逐漸遞增,遞增的單元數M=n/I=204/12=17(M為交織基數)。這里的
  • 關(guān)鍵字: DVB-C  FPGA  單片機  嵌入式系統  

賽靈思VIRTEX-5 成為全球首個(gè)通過(guò)所有v1.1標準測試的FPGA

  • 通過(guò)PCI EXPRESS兼容性測試 -  賽靈思VIRTEX-5 成為全球首個(gè)通過(guò)所有v1.1標準測試的FPGA 經(jīng)驗證的解決方案使用戶(hù)可快速采用業(yè)界速度最快的、內建低功耗PCI Express 端點(diǎn)模塊和串行收發(fā)器的65nm FPGA     賽靈思公司宣布其Virtex™-5 LXT FPGA通過(guò)了最新的PCI Express端點(diǎn) v1.1
  • 關(guān)鍵字: FPGA  v1.1標準  VIRTEX-5  測試  單片機  嵌入式系統  賽靈思  測試測量  

基于FPGA的圖像預處理系統

  • 本文介紹的是利用FPGA并行處理和計算能力,以Altera FPGA Stratix EP1S40為系統控制的核心實(shí)現的SOPC。
  • 關(guān)鍵字: FPGA  圖像預處理  系統    

FPGA迎來(lái)65nm時(shí)代

  • 11月13日,Altera公司正式發(fā)布了業(yè)界期盼以久的65nm FPGA—Stratix III 。與此同時(shí)Xilinx又更進(jìn)一步,在同一時(shí)間推出了65nm的Virtex-5 LXT系列,這也是時(shí)隔半年之后Xilinx推出的第二款65nm 產(chǎn)品。由此,FPGA進(jìn)入了65nm時(shí)代,Altera 與Xilinx也將展開(kāi)新的技術(shù)對壘。 Altera: Stratix III FPGA怎樣在獲得高性能的同時(shí)保持低功耗是65nm領(lǐng)域的最大難題,Altera的解決辦法是針對設計中需要的地方提高性能,而把其他地方的功
  • 關(guān)鍵字: 0612_A  FPGA  單片機  嵌入式系統  雜志_業(yè)界風(fēng)云  

基于C8051F320 USB接口的數據采集存儲電路

  • 摘要: 介紹采用C8051F320 SOC與AM45DB321構成數據采集存儲系統的設計方案。關(guān)鍵詞:  數據采集;USB接口;存儲電路;SOC 在一些特殊的工業(yè)場(chǎng)合,有時(shí)需要將傳感器的信號不斷的實(shí)時(shí)采集和存儲起來(lái),并且到一定時(shí)間再把數據回放到PC機中進(jìn)行分析和處理。在工作環(huán)境惡劣的情況下采用高性能的單片機和工業(yè)級大容量的FLASH存儲器的方案恐怕就是最適當的選擇了。CYGNAL公司的C8051F320 SOC是一種具有8051內核的高性能單片機,運行速度為普通8051的12倍。該芯
  • 關(guān)鍵字: 0612_A  SOC  USB接口  存儲電路  數據采集  消費電子  雜志_設計天地  存儲器  消費電子  
共7974條 511/532 |‹ « 509 510 511 512 513 514 515 516 517 518 » ›|

fpga soc介紹

您好,目前還沒(méi)有人創(chuàng )建詞條fpga soc!
歡迎您創(chuàng )建該詞條,闡述對fpga soc的理解,并與今后在此搜索fpga soc的朋友們分享。    創(chuàng )建詞條

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>